-
公开(公告)号：CN117809707A
公开(公告)日：2024-04-02
申请号：CN202410023975.X
申请日：2024-01-08
Applicant: 北京大学
IPC: G11C11/406 , G11C11/4074 , G11C11/408 , G11C11/4094
Abstract: 本发明提供了一种基于隧穿场效应晶体管的动态随机存取存储器阵列及其控制方法。该存储器阵列由存储单元沿横向、纵向重复排列而成，同一行存储单元共用一条写入字线和一条读出字线，同一列存储单元共用一条写入位线和一条读出位线；存储单元包括一个P型隧穿场效应晶体管作为写入管、一个N型隧穿场效应晶体管作为读出管、一个电容作为放大单元，写入管、读出管和电容相互连接共同构成存储节点SN，写入管栅极接写入字线、漏极接写入位线、源极接存储节点，读出管栅极接存储节点、漏极接读出位线、源极接地，电容一端接存储节点、一端接读出字线。本发明能延长动态随机存取存储的保持时间、降低功耗、缓解读串扰问题，增大存储窗口和阵列规模。
-
公开(公告)号：CN117641936A
公开(公告)日：2024-03-01
申请号：CN202311555990.0
申请日：2023-11-21
Applicant: 北京大学
IPC: H10B53/30
Abstract: 本发明提供了一种铁电存储器的制备方法，属于半导体存储器技术领域。本发明将铁电存储器的制备集成进入传统CMOS后道工序中，在生长铁电存储器叠层材料，即下电极层、铁电层、上电极层之前，通过形成填充层的方法将金属互联线与铁电存储器隔离开，且后续的对准标制备以及铁电存储器的图形化，均用填充层作为刻蚀停止层，不仅解决了刻蚀污染与对准标缺失问题，而且不影响常规金属互连线和通孔的制备。
-
公开(公告)号：CN116612792A
公开(公告)日：2023-08-18
申请号：CN202310574757.0
申请日：2023-05-22
Applicant: 北京大学
IPC: G11C11/22
Abstract: 本发明提供了一种时间域内容可寻址存储器及其应用，属于新型存储与计算技术领域。本发明结合具有双极特性的铁电场效应晶体管以及反相器的延时特性，仅需要3个晶体管即可在时间域上实现CAM单元的线性不可分的比较操作，且通过级联时间域CAM单元形成时间域CAM链，每一行的搜索结果通过反相器链累计延时得到，其与不匹配单元数成正比，因此利用本发明可以实现高能效、完全线性的距离度量，且在时间域上的动态范围不受限制。
-
公开(公告)号：CN116565000A
公开(公告)日：2023-08-08
申请号：CN202310609404.X
申请日：2023-05-26
Applicant: 北京大学
IPC: H01L29/06 , H01L29/78 , H01L21/8238
Abstract: 本发明提供了一种四端隧穿场效应晶体管及其制备方法，属于微纳电子学技术领域。本发明提出的四端隧穿场效应晶体管结构，四端TFET器件的衬底区都有一个零偏或者反偏的PN结，可以抑制TFET器件之间以及TFET和CMOS之间的漏电。在所有电路应用场景下，保证TFET电路以及TFET‑CMOS混合电路的低功耗优势与正常工作，提升了电路可靠性。该四端TFET器件的源端既可以采用单一掺杂类型的隧穿结设计，也可以采用两种掺杂类型的混合机制结设计。且本发明采用体硅CMOS中已有的成熟工艺步骤，工艺简单，使得隧穿场效应晶体管真正有了大规模应用和量产的潜力。
-
公开(公告)号：CN115630406A
公开(公告)日：2023-01-20
申请号：CN202211179331.7
申请日：2022-09-27
Applicant: 北京大学
Abstract: 本发明提出了一种面向存内计算系统的加密方法，属于神经网络加速器领域。本发明提出带有栅存储层的具备双极输运特性的场效应晶体管器件作为能实现XNOR操作的密文权重存储单元；利用非易失的栅存储机制实现密文权重的存储，同时可控双极输运特性可以实现输入和密文权重的XNOR操作。本发明只需一个器件即可实现在密文权重上的原位解密乘法，所构成的阵列能实现带有加密功能的存内计算系统。本发明与基于传统MOSFET的实现方式相比，可以显著降低硬件开销，有利于大规模的加密神经网络加速器芯片实现。
-
Patent Agency Ranking
公开(公告)号：CN112434802B
公开(公告)日：2022-05-20
申请号：CN202011227945.9
申请日：2020-11-06
Applicant: 北京大学
Abstract: 本发明提出一种实现基于铁电晶体管的自适应随机脉冲神经元的方法，属于神经形态计算中脉冲神经元技术领域。该方法包括铁电晶体管FeFET、N型MOSFET以及通过增强铁电晶体管的铁电材料的极化退化特性形成的L‑FeFET；其中FeFET和N型MOSFET串联结构自适应调制从突触传递过来的电压脉冲信号；L‑FeFET的栅端连接于FeFET的源端，接收调制后的脉冲信号，L‑FeFET模拟生物神经元的积累、泄露、以及随机脉冲发放特性；综上该电路能实现神经元自适应随机脉冲发放的高级功能。本发明与基于传统MOSFET的实现方式相比，可以显著降低硬件开销，有利于大规模的高度互联的脉冲神经网络的硬件实现。
-
公开(公告)号：CN112906175A
公开(公告)日：2021-06-04
申请号：CN201911225817.8
申请日：2019-12-04
Applicant: 北京大学
IPC: G06F30/20 , G01R31/26 , G01R31/27 , G06F119/06
Abstract: 本发明公开了一种面向超低功耗应用场景的半导体器件综合评估方法，既考虑了器件的低功耗能力，又考虑了器件对电路性能(速度)的影响。该方法以具体电路的工作频率要求为性能标准，得到半导体器件刚好满足该工作频率的最小工作电压；以对照器件在给定工作频率对应的最小工作电压下的最小功耗作为功耗标准，既能得到待评估器件相较于对照器件是否具有低功耗优势的结论，又能得到待评估器件的优势“工作频率‑工作电压”范围。
-
公开(公告)号：CN112468134A
公开(公告)日：2021-03-09
申请号：CN202011150124.X
申请日：2020-10-23
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03K19/003
Abstract: 本申请公开了一种逻辑电路的生成方法、生成装置、门电路和逻辑电路，逻辑电路的生成方法包括：设计并生成初始隧穿场效应晶体管逻辑电路，初始隧穿场效应晶体管逻辑电路包括至少一个逻辑门；确定逻辑门的串联支路中与逻辑门的输入节点连接的第一隧穿场效应晶体管；使用场效应晶体管替换第一隧穿场效应晶体管；在逻辑门的串联支路与逻辑门的输出节点之间增加第二隧穿场效应晶体管，生成逻辑电路。能够克服隧穿场效应晶体管在串联支路中造成的电流衰减过大的缺陷，以及克服替换入逻辑门中的场效应晶体管所导致的漏电流增大的缺陷，从而逻辑门由于其串联支路中电流衰减过大导致的性能、噪声容限等发生退化，提高逻辑电路的性能。
-
公开(公告)号：CN112434802A
公开(公告)日：2021-03-02
申请号：CN202011227945.9
申请日：2020-11-06
Applicant: 北京大学
Abstract: 本发明提出一种实现基于铁电晶体管的自适应随机脉冲神经元的方法，属于神经形态计算中脉冲神经元技术领域。该方法包括铁电晶体管FeFET、N型MOSFET以及通过增强铁电晶体管的铁电材料的极化退化特性形成的L‑FeFET；其中FeFET和N型MOSFET串联结构自适应调制从突触传递过来的电压脉冲信号；L‑FeFET的栅端连接于FeFET的源端，接收调制后的脉冲信号，L‑FeFET模拟生物神经元的积累、泄露、以及随机脉冲发放特性；综上该电路能实现神经元自适应随机脉冲发放的高级功能。本发明与基于传统MOSFET的实现方式相比，可以显著降低硬件开销，有利于大规模的高度互联的脉冲神经网络的硬件实现。
-
公开(公告)号：CN108565288B
公开(公告)日：2020-06-02
申请号：CN201810634016.6
申请日：2018-06-20
Applicant: 北京大学
IPC: H01L29/78 , H01L29/49 , H01L21/336
Abstract: 本发明公开了一种基于二维半导体材料的陡亚阈器件及其制备方法，在器件源区和沟道区之间插入由两种不同电子亲和势的纳米厚度的二维半导体材料重复堆垛形成的超晶格结构，构成能量窗口。当器件处于关态时，高于能量窗口的载流子被截断，无法进入沟道当中，可以获得超低泄漏电流。在施加栅压的过程中，势垒逐渐降低，源区位于能量窗口内的载流子可以通过窗口进入沟道，被漏端收集形成电流，可以获得小于60mV/dec的亚阈值斜率。当器件处于开态时，栅压可以调控二维半导体材料之间的能带对准方式，降低源区和超晶格之间势垒高度，相比传统的三维半导体材料构成的超晶格陡亚阈器件来讲，可以获得更高的开态电流。该器件制备工艺简单，具备大规模生产能力。
-
-
-
-
-
-
-
-
-
Search Results
180
records
(took 0.016 seconds)
