-
公开(公告)号：CN102163248A
公开(公告)日：2011-08-24
申请号：CN201110084177.0
申请日：2011-04-02
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路的高级综合方法，通过综合生成第一中间语言，再由第一中间语言生成相应的可重构算子可执行文件或者硬件描述文件，从而输出具有多目标的特性，即既可以通过生成可重构算子阵列可执行文件把高级语言输入文件所描述的系统下载到可重构算子阵列上实施，又可以通过生成硬件描述文件把输入文件所描述的系统下载到FPGA或ASIC上实施。
-
公开(公告)号：CN102163247A
公开(公告)日：2011-08-24
申请号：CN201110083948.4
申请日：2011-04-02
Applicant: 北京大学深圳研究生院
IPC: G06F17/50
Abstract: 本发明公开了一种可重构算子的阵列结构，包括用于实现逻辑功能的逻辑单元、用于实现连接功能的连接单元和用于实现与外部通信的输入输出单元，所述逻辑单元包括多个可重构算子；所述连接单元包括互连资源和具有开关特性的配置节点，所述可重构算子之间通过互连资源实现连接，且每个可重构算子与互连资源之间的连接路径上设置所述的配置节点。通过对所述阵列结构编程的方式固定每个可重构算子的功能和所有可重构算子之间的连接关系，使所述阵列结构实现特定的功能，具有良好的编程性和扩展性。
-
公开(公告)号：CN102156259A
公开(公告)日：2011-08-17
申请号：CN201110083982.1
申请日：2011-04-02
Applicant: 北京大学深圳研究生院
IPC: G01R31/3185
Abstract: 本发明公开了一种集成电路的测试方法和一种集成电路，采用基于扫描的测试方法，包括：测试开始时，扫描使能信号有效，扫描触发器连接为链状而构成移位寄存器，将一组测试输入矢量通过所述移位寄存器提供给集成电路；当测试输入矢量提供完毕时，所述扫描使能信号变为无效，使所述集成电路按预定条件循环工作多个周期，直至满足预定循环终止条件时，循环终止；当循环终止时，所述扫描使能信号变为有效，将所述集成电路循环终止时的输出作为测试输出矢量通过所述移位寄存器移出。本发明方法可以有效提高测试效率，节省测试时间，同时还能检测到电路是否存在时序故障。
-
-
公开(公告)号：CN101477456B
公开(公告)日：2011-06-08
申请号：CN200910105058.1
申请日：2009-01-14
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种自相关运算单元和处理器，自相关运算单元包括：相关数处理单元、乘法器、加法器、第二移位寄存器和寄存器，处理器通过执行自相关操作指令，对自相关运算单元的功能进行配置，按照源操作数中的数据元素的顺序对源操作数依次进行读取和执行自相关运算，并且依次将目的操作数的若干个数据元素输出，从而对自相关操作指令可只进行一次读取、译码和执行，简化自相关运算的复杂程度。
-
Patent Agency Ranking
公开(公告)号：CN102075765A
公开(公告)日：2011-05-25
申请号：CN201010619799.4
申请日：2010-12-31
Applicant: 北京大学深圳研究生院
IPC: H04N7/46
Abstract: 本发明公开了一种色度插值器，包括依次相连的第一级部件、第二级部件和第三级部件，及用于控制所述第一级部件、第二级部件和第三级部件的控制部件；所述第一级部件包括用于实现加法操作操作的第一级运算单元，所述第二级部件包括用于实现加法操作的第二级运算单元，所述第三级部件包括用于实现移位和取整操作的移位取整单元；所述第一级部件、第二级部件、第三级部件和控制部件均由算子实现。本发明还公开了一种基于算子设计的色度插值器的实现方法，可以加快上述色度插值器的集成电路实现。
-
公开(公告)号：CN101739540A
公开(公告)日：2010-06-16
申请号：CN200810217868.1
申请日：2008-11-20
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种标签读写器、射频标签的数据通信方法、系统，所述方法，包括如下步骤：标签读写器通过认证请求向射频标签获取其ID；标签读写器认证射频标签为合法标签后，根据自身的主密钥及所获取的ID计算出该射频标签的导出密钥；标签读写器与射频标签进行数据交互，其中，对敏感数据，交互的是经所述密钥加密的密文数据；对非敏感数据，为直接进行数据交互。所述系统包括设置在标签读写器上的ID获取模块、密钥计算模块和通信模块。本发明实现了标签读写器与射频标签之间的安全通信。
-
公开(公告)号：CN101739382A
公开(公告)日：2010-06-16
申请号：CN200910001681.2
申请日：2009-01-08
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种基于可重构部件的集成电路，包括至少一个可重构控制部件和至少一个可重构处理部件，所述可重构处理部件与所述可重构控制部件互连，所述可重构控制部件向可重构处理部件发出配置信息，所述可重构处理部件根据该配置信息执行处理任务。本发明还公开了一种基于可重构部件集成电路的设计方法。本发明通过包含可重构控制部件和可重构处理部件，能进行较大粒度的数据流处理，从而实现诸如数字媒体和通信基带的处理算法功能；其可重构控制部件和可重构处理部件的可连接性易于连接构成DSP等更大的处理部件。
-
公开(公告)号：CN101727434A
公开(公告)日：2010-06-09
申请号：CN200810216859.0
申请日：2008-10-20
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种特定应用算法专用集成电路结构，包括至少一个可配置运算部件的处理器和至少一个可配置存储部件的处理器，可配置运算部件的处理器或可配置存储部件的处理器与可配置运算部件的处理器、可配置存储部件的处理器中的至少一个互联，可配置运算部件的处理器包括第一算法数据控制部件和至少一个运算部件，第一算法数据控制部件执行配置指令，对运算部件的运算功能进行配置；可配置存储部件的处理器包括第二算法数据控制部件和至少一个存储部件，第二算法数据控制部件执行配置指令，对存储部件的存储功能进行配置。本发明具有可配置、可编程的灵活性，操作简便并具有良好的算法保密性。
-
公开(公告)号：CN101685389A
公开(公告)日：2010-03-31
申请号：CN200810216362.9
申请日：2008-09-28
Applicant: 北京大学深圳研究生院
Abstract: 本发明公开了一种处理器结构，包括算法数据控制部件、数据通路、用于对输入数据执行运算操作的运算部件，所述算法数据控制部件执行配置指令，对数据通路的输入或输出数据路径和/或运算部件的运算功能进行配置。本发明有利于运算部件功能和数量的扩展，并有利于多个处理器的级联。同时，本发明具有良好的算法保密性。
-
-
-
-
-
-
-
-
-
Search Results
339
records
(took 0.028 seconds)
