半导体装置
    41.
    发明公开

    公开(公告)号:CN107112360A

    公开(公告)日:2017-08-29

    申请号:CN201580061372.8

    申请日:2015-08-03

    Abstract: 半导体装置(1)具备:在表面形成有沟槽(30)的半导体基板(10);覆盖沟槽(30)的内表面的栅极绝缘膜(51);及配置在沟槽(30)的内部并通过栅极绝缘膜(51)而与半导体基板(10)绝缘的栅极电极(52)。半导体基板(10)具备:与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的n型的源极区域(11);形成在源极区域(11)的下方并与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的p型的基极区域(12);及形成在基极区域(12)的下方并与覆盖沟槽(30)的两侧面(31、32)和底面(40)的栅极绝缘膜(51)相接的n型的漂移区域(15)。沟槽(30)的底面(40)以在短边方向上中心部(43)比周缘部(44)向上突出的方式形成。覆盖周缘部(44)的栅极绝缘膜(51)的厚度比覆盖中心部(43)的栅极绝缘膜(51)的厚度厚。

    半导体装置
    43.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN117410311A

    公开(公告)日:2024-01-16

    申请号:CN202310856180.2

    申请日:2023-07-13

    Abstract: 半导体装置具有包括元件区域与周边区域的半导体基板。半导体基板具有:n型的高浓度层,从元件区域跨越所述周边区域而分布,与下部电极相接,具有薄板部与厚板部;n型的漂移层,与厚板部的上表面相接;以及n型的低浓度层,从元件区域跨越周边区域而分布,与薄板部的上表面相接,且与台阶部的侧面相接。在使下部电极的电位上升时,由台阶部的侧面、使台阶部的侧面向周边区域一侧偏移了台阶部的高度的虚拟线、薄板部的上表面以及使薄板部的上表面向上侧偏移了高度的虚拟线构成的四边形的区域中的一半以上的区域不会被耗尽。

    半导体器件
    44.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN116364764A

    公开(公告)日:2023-06-30

    申请号:CN202211686457.3

    申请日:2022-12-26

    Abstract: 一种半导体器件包括具有矩形形状的半导体衬底,所述矩形形状包括在第一方向上延伸的边和在第二方向上延伸的另一边。所述半导体衬底在第一方向上的热导率不同于所述半导体衬底在第二方向上的热导率。所述半导体衬底配置为满足L1/L2=(K1/K2)0.5的数学关系且容差范围为‑5%至+5%,其中L1表示所述半导体衬底在第一方向上的长度,L2表示半导体衬底在第二方向上的长度,K1表示半导体衬底在第一方向上的热导率,并且K2表示半导体衬底在第二方向上的热导率。

    氧化镓膜的成膜方法
    46.
    发明公开

    公开(公告)号:CN111326417A

    公开(公告)日:2020-06-23

    申请号:CN201911250102.8

    申请日:2019-12-09

    Abstract: 本发明涉及氧化镓膜的成膜方法。提出一种成膜方法,其中能够形成表面光滑的氧化镓膜。一种氧化镓膜的成膜方法,其具有在加热基体的同时,向所述基体的表面供给包含镓原子和氯原子的原料溶液的雾,由此在所述基体的所述表面上形成所述氧化镓膜的工序。所述原料溶液中的氯的摩尔浓度为所述原料溶液中的镓的摩尔浓度的3.0倍以上且4.5倍以下。

    半导体装置的制造方法
    47.
    发明公开

    公开(公告)号:CN118610080A

    公开(公告)日:2024-09-06

    申请号:CN202410240748.2

    申请日:2024-03-04

    Abstract: 半导体装置的制造方法进行以下工序:准备由β-氧化镓构成的半导体衬底;将半导体衬底(30)配置在配置于腔室(10)内的基座(20)上;将腔室(10)密闭;通过调整基座(20)的温度,进行通过传热而在使半导体衬底升温后使半导体衬底(30)降温的加热处理;将腔室(10)的密闭解除而设为能够从腔室(10)将半导体衬底(30)取出的状态。在准备半导体衬底(30)的工序中,准备一面(30a)或另一面(30b)相对于(100)面或(001)面处于45~90°的范围内的衬底,在加热处理中,通过以基座(20)的升温速率为100℃/min以下的条件使基座(20)升温,使半导体衬底(30)升温到300℃以上。能够使得使用β-氧化镓作为半导体衬底、即使进行了加热处理也难以断裂。

    半导体装置
    48.
    发明授权

    公开(公告)号:CN110622320B

    公开(公告)日:2023-08-08

    申请号:CN201880019440.8

    申请日:2018-01-26

    Abstract: 半导体装置具备:半导体基板,具有上表面和下表面;上表面电极,设置在半导体基板的上表面;及下表面电极,设置在半导体基板的下表面。在俯视观察时,半导体基板具有包含半导体基板的中心的第一范围和位于第一范围与半导体基板的外周缘之间的第二范围。在第一范围和第二范围分别设置内置有体二极管的MOSFET结构。MOSFET结构在第一范围与第二范围之间互不相同,以使相对于相同电流密度的体二极管的正向电压在第一范围中比在第二范围中高。

    半导体装置
    49.
    发明授权

    公开(公告)号:CN107112360B

    公开(公告)日:2020-05-01

    申请号:CN201580061372.8

    申请日:2015-08-03

    Abstract: 半导体装置(1)具备:在表面形成有沟槽(30)的半导体基板(10);覆盖沟槽(30)的内表面的栅极绝缘膜(51);及配置在沟槽(30)的内部并通过栅极绝缘膜(51)而与半导体基板(10)绝缘的栅极电极(52)。半导体基板(10)具备:与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的n型的源极区域(11);形成在源极区域(11)的下方并与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的p型的基极区域(12);及形成在基极区域(12)的下方并与覆盖沟槽(30)的两侧面(31、32)和底面(40)的栅极绝缘膜(51)相接的n型的漂移区域(15)。沟槽(30)的底面(40)以在短边方向上中心部(43)比周缘部(44)向上突出的方式形成。覆盖周缘部(44)的栅极绝缘膜(51)的厚度比覆盖中心部(43)的栅极绝缘膜(51)的厚度厚。

Patent Agency Ranking