-
公开(公告)号：CN106772270B
公开(公告)日：2019-08-23
申请号：CN201710027555.9
申请日：2017-01-16
Applicant: 哈尔滨工业大学
IPC: G01S7/32
Abstract: 一种雷达回波信号的采样方法及重构方法，属于雷达信号处理技术领域，解决了因雷达信号带宽大而造成的现有奈奎斯特采样雷达采样速率过高和采样数据过多的问题。所述采样方法通过两路交错调制的雷达回波信号获取原雷达回波信号的一个傅里叶系数实部，并利用多通道获取原雷达回波信号在多个频带下的多个傅里叶系数实部，从而构成傅里叶系数实部集合；所述重构方法利用雷达回波信号的傅里叶系数实部以及雷达基脉冲的实部和虚部，通过时域网格化处理将雷达回波信号的重构问题转化为最小L0范数问题，并采用OMP算法求得幅值参数向量的稀疏解，进而估计出雷达回波信号的时延参数和幅值参数。本发明适用于对雷达回波信号进行采样和重构。
-
公开(公告)号：CN110109626A
公开(公告)日：2019-08-09
申请号：CN201910420004.8
申请日：2019-05-20
Applicant: 哈尔滨工业大学
IPC: G06F3/06
Abstract: 一种基于FPGA的NVMe SSD命令处理方法，它属于数据存储技术领域。本发明解决了随着NVMe SSD读写操作的命令增大或命令种类增多，流程控制状态机的复杂度增加的问题。本发明对NVMe SSD命令处理流程控制模块进行设计，将多种命令执行流程相结合，使用一个简单的流程控制状态机即可实现所有命令执行流程，便于开发和维护；而且在保证功能完整的同时，优化了流程控制状态机的状态数量及状态转移条件，减少了流程控制状态机中判断步骤的时间开销，提高了开发效率，与传统方法相比，采用本发明方法可以节省FPGA内部43％的触发器资源和65％的查找表资源。本发明可以应用于数据存储技术领域。
-
公开(公告)号：CN109814811A
公开(公告)日：2019-05-28
申请号：CN201910092433.7
申请日：2019-01-30
Applicant: 哈尔滨工业大学
IPC: G06F3/06
Abstract: 一种减小NVMe SSD响应延迟影响高速数据存储设备写入速度的方法，涉及存储技术领域，为了解决NVMe SSD的响应延迟会极大地影响存储设备的持续写入速度，甚至导致数据丢失的问题。本发明通过主控FPGA模块的Block RAM进行数据缓存，用来暂时储存固有响应延迟以及其他小于1ms的响应延迟期间接收的数据；数据存储模块采用至少2个NVMe SSD实现，通过主控FPGA模块的NVMe主机控制各个NVMe SSD轮流进行写操作，且当前NVMe SSD写入数据达到预设阈值后，向当前NVMe SSD发送关闭命令，触发映射表刷新命令。本发明不仅保证了设备的数据持续写入速度，还能防止数据丢失。
-
公开(公告)号：CN109582224A
公开(公告)日：2019-04-05
申请号：CN201811340564.4
申请日：2018-11-12
Applicant: 哈尔滨工业大学
IPC: G06F3/06
Abstract: 本发明公开了提出了一种基于自恢复效应的NAND Flash存储可靠性优化方法，该方法不仅考虑数据块的P/E次数，当数据块P/E次数相等时，优先选择上次写入时间最早的数据块，以此可延长数据的驻留时间。本发明目的在于通过存储数据块所经历的P/E次数并存储该块上次写入数据的时间，来研究磨损程度不同的块在不同程度的自恢复效应时数据驻留错误的变化规律，从而提高NAND Flash的可靠性。
-
公开(公告)号：CN105404495B
公开(公告)日：2017-11-17
申请号：CN201510689510.9
申请日：2015-10-21
Applicant: 哈尔滨工业大学
IPC: G06F7/58
Abstract: 用于调制宽带转换器的高速伪随机序列发生器及发生方法，属于伪随机序列产生领域。解决了现有调制宽带转换器系统结构简单与所需周期伪随机序列的跳变频率无法兼容的问题。它包括FPGA、N个并串转换模块、N个差分‑单端平衡变压器和高速时钟模块；FPGA，用于接收CLK的8分频信号，在CLK的8分频信号的触发下，生成N路不同的并行随机序列，同时发送时钟控制信号、N路不同的并行随机序列和N路相同的同步差分控制信号；每个差分‑单端平衡变压器，用于接收串行差分信号，将串行差分信号变换为单端串行信号，每一个单端串行信号为以时钟信号的跳变频率在{‑1，+1}间交替变化的周期伪随机序列。它主要用于产生伪随机序列。
-
Patent Agency Ranking
公开(公告)号：CN105045704B
公开(公告)日：2017-11-03
申请号：CN201510354428.0
申请日：2015-06-24
Applicant: 哈尔滨工业大学
IPC: G06F11/34 , G06F13/362
Abstract: 一种利用PCI主模式实现板卡间数据交互的方法，本发明可以实现同一总线上不同板卡间的数据访问或者对总线上专用存储板卡的数据读取，进而可以解决在一些测试场合中，因上位机软件同步或组帧而造成的数据延时大，不稳定等问题。主模式功能的实现主要在于主模式板卡硬件设计、本地总线端相关逻辑设计以及对桥接芯片PCI9054的配置。利用FPGA与PCI9054相结合的方式，完成了本地总线端PCI接口硬件及逻辑设计，可以较为完善的实现主模式下数据传输功能。可应用于通信、测控等领域，且系统中板卡间数据交互实时性要求较高的场合。利用PCI总线优势，实现PCI主模式设计，提高测试板卡之间数据交互的实时性，性能稳定，具有较好的拓展性。
-
公开(公告)号：CN103684472B
公开(公告)日：2017-02-01
申请号：CN201310738271.2
申请日：2013-12-29
Applicant: 哈尔滨工业大学
IPC: H03M7/30
Abstract: 一种基于压缩感知的1-Bit稀疏度自适应信号重构方法，涉及1-Bit稀疏度自适应信号重构方法。解决了现有1-Bit稀疏度自适应信号重构方法所需要的信号稀疏度在实际测量中获得困难，导致信号重构过程复杂的问题。该信号重构方法利用信号本身的稀疏特性，自适应的估计出信号的稀疏度，克服了现有的1-Bit信号重构方法对信号稀疏度的依赖问题，同时，在缺少信号稀疏度的前提下，使得在信号重构过程的复杂度降低了10%以上，但是重构效果没有影响，与需要已知的信号稀疏度的信号重构方法相比，具有更高的实用性。本发明适用于对1-Bit稀疏度自适应信号进行重构。
-
公开(公告)号：CN103309780B
公开(公告)日：2016-12-28
申请号：CN201310262844.9
申请日：2013-06-27
Applicant: 哈尔滨工业大学
Abstract: 载荷数据处理器的模拟装置及其实现方法，属于卫星测试领域，本发明为解决现有的卫星数传分系统测试过程在天上作业导致成本较高、测试的安全性和可靠性比较低、测试效率低的问题。本发明所述载荷数据处理器的模拟装置，它包括FPGA、信号隔离电路、PXI总线接口电路、LVDS接收和发送接口电路和RS-422数据接收和发送电路，LVDS接收和发送接口电路包括LVDS接收接口电路和LVDS发送接口电路，RS-422数据接收和发送电路包括RS-422同步接收接口电路、RS-422异步接收接口电路和RS-422发送接口电路，它还包括SRAM缓存。本发明应用于卫星数传分系统的测试中。
-
公开(公告)号：CN103532567B
公开(公告)日：2016-12-07
申请号：CN201310533701.7
申请日：2013-11-01
Applicant: 哈尔滨工业大学
IPC: H03M7/40
Abstract: 分布式压缩感知框架下基于快速计算内积的正交匹配追踪算法的信号重构方法，涉及多通道压缩感知技术领域，是为了解决现有的信号重构方法的重构速度慢的问题。本发明在多通道信号经过压缩观测后，用正交匹配追踪算法进行信号的重构，利用联合观测矩阵内在的稀疏性，实现正交匹配追踪算法中内积的快速计算，进而实现信号重构。本发明适用于分布式压缩感知框架下基于快速计算内积的正交匹配追踪算法的信号重构。
-
公开(公告)号：CN104020457B
公开(公告)日：2016-07-13
申请号：CN201410283538.8
申请日：2014-06-23
Applicant: 哈尔滨工业大学
IPC: G01S7/40
Abstract: 雷达测试中多路数据的实时记录装置及实现数据实时记录的方法，涉及测控领域。本发明是为了解决现有的雷达测试中缺少对通讯数据实时记录装置的问题。本发明FPGA控制电路包括n个通讯接口逻辑模块、数据处理逻辑模块、CF卡存储控制逻辑模块、E2PROM读写控制逻辑模块、主控逻辑模块、上传控制逻辑模块、USB接口逻辑模块、n路同步FIFO存储器、前端同步FIFO存储器、后端同步FIFO存储器、写USB异步FIFO存储器和读USB异步FIFO存储器，保证不同数据有序地存储在CF卡内，避免存储混乱，通过E2PROM存储器检测CF卡中有效数据最后扇区号，保证存储数据被准确读取，通过控制USB控制芯片将数据上传。
-
-
-
-
-
-
-
-
-
Search Results
357
records
(took 0.072 seconds)
