公开(公告)号：CN1337744A

公开(公告)日：2002-02-27

申请号：CN01112236.6

申请日：2001-03-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L23/60 ,  H01L29/74

CPC classification number: H01L27/0262 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题是在增强晶体管的电流驱动能力的同时促进接通工作。二极管QN1与作为半导体可控整流器(SCR)的构成要素的2个双极型晶体管PB1、NB1之一在促进正反馈的方向上并联连接。

公开(公告)号：CN1315747A

公开(公告)日：2001-10-03

申请号：CN00135335.7

申请日：2000-12-04

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L27/12 ,  H01L21/76 ,  H01L29/78

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/76283 ,  H01L27/1203

Abstract: 可得到既能固定沟道形成区的电位又能实现漏泄电流的抑制等的使用了SOI衬底的半导体装置SOI衬底14被FTI26隔离为PMOS形成区和NMOS形成区。从硅层17的上表面到达BOX层16的上表面形成了FTI26。在硅衬底14的上表面内有选择地形成了体接触区9。体接触区9与沟道形成区4p被PTI31互相隔离。在PTI31的底面与BOX层16的上表面之间的硅层14内形成了N+型的沟道中止层30。由此,体接触区9与沟道形成区4p经沟道中止层30互相导电性地连接。

公开(公告)号：CN1229918C

公开(公告)日：2005-11-30

申请号：CN01119195.3

申请日：2001-05-21

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H03H11/48

CPC classification number: H03H11/48

Abstract: 提供一种损耗低的有源电感器。晶体管M1的漏极通过电容器Cc3连接在晶体管M2的源极上。另外，电阻R和电容器Cc1串联连接设置在晶体管M1的源极和晶体管M2的栅极之间。另外晶体管M1的栅极和晶体管M2的栅极通过电容器Cc2连接。而且通过将适当的直流偏置电位P1、P2、P3分别供给晶体管M2的漏极和晶体管M1的栅极、晶体管M1的漏极，在晶体管M2的栅极及源极之间能获得有源电感器。

公开(公告)号：CN1190853C

公开(公告)日：2005-02-23

申请号：CN01117047.6

申请日：2001-01-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L29/78

CPC classification number: H01L29/78615 ,  H01L29/783

Abstract: 在SOI基板1的元件分离区域中，STI10形成在硅层4内。在元件分离区域的端部，在硅层4的上表面内以埋入STI10一部分的上表面内的方式选择性地形成P+型杂质扩散区域11。在SOI基板1的元件形成区域中，在硅层4的上表面内形成接触杂质扩散区域11侧面的本体区域15。钨插塞14通过阻挡膜13接触杂质扩散区域11，并且通过阻挡膜13接触栅电极9上表面的一部分及侧面。本半导体装置在SOI-DTMOSFET中能避免或抑制伴随在硅层内形成栅极-体接触区的面积损失。

公开(公告)号：CN1577618A

公开(公告)日：2005-02-09

申请号：CN200410064299.3

申请日：2001-11-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也 ,  永久克已 ,  前田茂伸

IPC: G11C11/16 ,  G11C5/00

CPC classification number: B82Y10/00 ,  G11C11/15 ,  G11C11/16 ,  H01L2224/16 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2924/01019 ,  H01L2924/01021 ,  H01L2924/01025 ,  H01L2924/01039 ,  H01L2924/01057 ,  H01L2924/01068 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供了一种磁存储装置，具有：至少一个半导体芯片、导体构成的容纳所述至少一个半导体芯片的屏蔽件、树脂构成的容纳所述屏蔽件的壳体、封闭所述壳体的开口来密封的底面基片、配置在所述底面基片的外侧主面上进行所述至少一个半导体芯片与外部的信号输送的信号输送用凸块、配置成围绕所述信号输送用凸块的电连接于所述屏蔽件的屏蔽用凸块，所述至少一个半导体芯片包括磁存储芯片，该芯片配设存储器单元阵列，该存储器单元阵列由含至少一个磁隧道结的多个存储器单元构成。

公开(公告)号：CN1183580C

公开(公告)日：2005-01-05

申请号：CN00135979.7

申请日：2000-12-15

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28247 ,  H01L21/2807 ,  H01L21/28518 ,  H01L29/4966

Abstract: 关于具备多晶硅金属栅的半导体装置，可得到即使在导入到半导体膜内的杂质扩散到阻挡膜内的情况下也能抑制栅电阻的上升的半导体装置的制造方法。首先，在硅衬底(1)上按顺序形成氧化硅膜(2)和掺杂多晶硅膜(3b)。其次，在掺杂多晶硅膜(3b)上形成掺杂多晶硅-锗膜(6b)，作为其杂质的激活率比多晶硅的杂质的激活率高的膜。其次，在掺杂多晶硅-锗膜6b上按顺序形成阻挡膜(7)、金属膜(8)和阻挡膜(9)。

公开(公告)号：CN1493881A

公开(公告)日：2004-05-05

申请号：CN03148059.4

申请日：2003-06-27

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: G01R27/26

CPC classification number: G01R27/2611

Abstract: 本发明的课题是提出简易而精度高的电感值测量装置和测量方法。将P沟道型MOS晶体管MP1的漏极与电感器L1的一端连接，接入对MOS晶体管MP1的源极施加电压Vdd的电源PS，使电感器L1的另一端经虚设电容器C2接地GND。另外，将与在电感器L1与MOS晶体管MP1之间存在的寄生电阻R1有相等的电阻值的虚设电阻器R2连接在MOS晶体管MP1的漏极与地GND之间，在虚设电阻器R2与地GND之间也连接了虚设电容器C2。在MOS晶体管MN1和MN2的源极与地GND之间分别连接了电流测量器AM1和AM2。在MOS晶体管MN3和MN4的源极与地GND之间分别连接了电流测量器AM3和AM4。

公开(公告)号：CN1347052A

公开(公告)日：2002-05-01

申请号：CN01122502.5

申请日：2001-06-25

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: G06F17/60

CPC classification number: G06Q30/06 ,  G06Q40/06

Abstract: 使得IP提供者易于进行资金筹措,向IP提供者还原与其价值相符的报酬,促使IP提供者公开优质的IP,减轻使用者设计、验证IP的负担。由提供者11提供的IP31在交易市场22中公开,对之发行证券32。由投资家13购买的证券32的等价报酬44通过交易市场22还原给提供者11。此外,使用者12向交易市场22支付等价报酬41,并还原给提供者11。由提供者11向投资家13支付红利43。

公开(公告)号：CN1334605A

公开(公告)日：2002-02-06

申请号：CN01117047.6

申请日：2001-01-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L29/78 ,  H01L27/12

CPC classification number: H01L29/78615 ,  H01L29/783

Abstract: 在SOI基板1的元件分离区域中,STI10形成在硅层4内。在元件分离区域的端部,在硅层4的上表面内以埋入STI10一部分的上表面内的方式选择性地形成P+型杂质扩散区域11。在SOI基板1的元件形成区域中,在硅层4的上表面内形成接触杂质扩散区域11侧面的本体区域15。钨插塞14通过阻挡膜13接触杂质扩散区域11,并且通过阻挡膜13接触栅电极9上表面的一部分及侧面。本半导体装置在SOI－DTMOSFET中能避免或抑制伴随在硅层内形成栅极一体接触区的面积损失。

公开(公告)号：CN1292572A

公开(公告)日：2001-04-25

申请号：CN00130631.6

申请日：2000-10-08

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L29/78609 ,  H01L29/78621

Abstract: 本发明的目的在于,通过在SOI结构的半导体装置中抑制经局部STI结构的隔离绝缘膜邻接的晶体管之间发生的漏电流,来得到提高了隔离特性和耐压的半导体装置及其制造方法。其解决方法是,在由半导体衬底1、埋入氧化膜2和半导体层3构成的SOI结构的半导体衬底1与埋入氧化膜2相接的表面上形成杂质层12。