公开(公告)号：CN109216365B

公开(公告)日：2023-10-17

申请号：CN201810729739.4

申请日：2018-07-05

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金智美 ,  金泓奭 ,  卢镇台 ,  崔至薰 ,  安宰永

IPC: H10B41/20

Abstract: 本公开提供一种半导体器件，其包括堆叠结构、通道孔、介电层、通道层、钝化层以及空气隙。堆叠结构包括交替地堆叠在彼此上的导电层图案与层间绝缘层图案。通道孔穿透所述堆叠结构。介电层设置在所述通道孔的侧壁上。通道层设置在所述介电层上及所述通道孔中。钝化层设置在所述通道层上及所述通道孔中。所述通道层夹置在所述钝化层与所述介电层之间。空气隙被所述钝化层环绕。所述空气隙的宽度大于所述钝化层的宽度。本公开的半导体器件可提高操作速度、耐用性并改善性能。

公开(公告)号：CN109216369B

公开(公告)日：2023-10-13

申请号：CN201810711070.6

申请日：2018-07-02

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金智美 ,  金泓奭 ,  南泌旭 ,  安宰永 ,  崔至薰

IPC: H10B43/30 ,  H10B43/40 ,  H10B43/27 ,  H01L23/488

Abstract: 一种半导体器件可以包括多个导电图案和绝缘图案。多个导电图案可以形成在衬底上。多个导电图案可以在与衬底的上表面垂直的竖直方向上彼此间隔开。多个导电图案中的每一个可以具有延伸部分和台阶部分。台阶部分可以设置在对应导电图案的边缘处。绝缘图案可以在竖直方向上形成在多个导电图案之间。多个导电图案中的每一个的台阶部分的下表面和上表面可以向上弯曲。

公开(公告)号：CN114361168A

公开(公告)日：2022-04-15

申请号：CN202110725883.2

申请日：2021-06-29

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金振赫 ,  金廷奂

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 提供了一种半导体器件和电子系统，所述器件包括：基板，包括单元阵列区域和连接区域；堆叠件，包括垂直地堆叠在基板上的多个电极；源极导电图案，在单元阵列区域上位于基板与堆叠件之间；虚设绝缘图案，在连接区域上位于基板与堆叠件之间；导电支撑图案，位于堆叠件与源极导电图案之间以及堆叠件与虚设绝缘图案之间；多个第一垂直结构，位于单元阵列区域上并穿透堆叠件、导电支撑图案和源极导电图案；以及多个第二垂直结构，位于连接区域上并穿透堆叠件、导电支撑图案和虚设绝缘图案。

公开(公告)号：CN113497047A

公开(公告)日：2021-10-12

申请号：CN202110333814.7

申请日：2021-03-29

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  姜景文 ,  徐周延 ,  洪慧垠

IPC: H01L27/11517 ,  H01L27/11521 ,  H01L27/11551 ,  H01L27/11563 ,  H01L27/11568 ,  H01L27/11578

Abstract: 一种半导体器件包括：栅电极，彼此间隔开并在衬底上；穿透栅电极的沟道结构，每个沟道结构包括沟道层、在沟道层与栅电极之间的栅极电介质层、填充沟道层中的空间的沟道绝缘层和在沟道绝缘层上的沟道垫；以及分隔区域，穿透栅电极并彼此间隔开，其中栅极电介质层相比于沟道层进一步向上延伸，使得栅极电介质层的内侧表面的一部分接触沟道垫，沟道垫包括：下垫，在沟道层的上端和栅极电介质层的内侧表面上并在栅极电介质层的内侧表面之间具有第一凹陷；以及上垫，具有在第一凹陷中的第一部分和在第一部分上沿平行于衬底的上表面的方向从第一部分扩展的第二部分。

公开(公告)号：CN107768446B

公开(公告)日：2021-05-04

申请号：CN201710722606.X

申请日：2017-08-22

Applicant: 三星电子株式会社

Inventor： 南泌旭 ,  金亨俊 ,  金成吉 ,  崔至薰 ,  金智美 ,  金泓奭 ,  安宰永

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L29/10

Abstract: 一种半导体器件可以包括：交替堆叠在衬底上的栅电极和层间绝缘层、穿透栅电极和层间绝缘层的沟道层、在栅电极与沟道层之间的栅极电介质层、填充沟道层的内部的至少一部分的填充绝缘体、在沟道层与填充绝缘体之间并且包括高k材料和/或金属的电荷固定层、以及连接到沟道层并在填充绝缘体上的导电焊盘。导电焊盘可以与电荷固定层物理分离。

公开(公告)号：CN107689392B

公开(公告)日：2021-01-12

申请号：CN201710541567.3

申请日：2017-07-05

Applicant: 三星电子株式会社

Inventor： 南泌旭 ,  金成吉 ,  崔至薰 ,  S.金 ,  安宰永 ,  金泓奭

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/792

Abstract: 一种垂直型存储器件可以包括：在衬底上垂直地延伸的沟道层；在衬底上在沟道层的一侧的地选择晶体管，地选择晶体管包括第一栅绝缘部分和第一替代栅电极；在第一替代栅电极上的蚀刻控制层；以及在蚀刻控制层上的存储单元，存储单元包括第二栅绝缘部分和第二替代栅电极。蚀刻控制层可以包括用碳、N型杂质或P型杂质掺杂的多晶硅层，或者可以包括包含碳、N型杂质或P型杂质的多晶硅氧化物层。第一替代栅电极的厚度可以与第二替代栅电极的厚度相同，或者第一替代栅电极可以比第二替代栅电极更厚。

公开(公告)号：CN111261637A

公开(公告)日：2020-06-09

申请号：CN201910953065.0

申请日：2019-10-09

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金成吉 ,  金廷奂 ,  金赞炯 ,  李宇城

IPC: H01L27/1157 ,  H01L27/11575 ,  H01L27/11582

Abstract: 提供了一种垂直存储器件，所述垂直存储器件包括：沟道连接图案，所述沟道连接图案位于衬底上；栅电极，所述栅电极在所述沟道连接图案上沿第一方向彼此间隔开；以及沟道，所述沟道沿所述第一方向延伸穿过所述栅电极和所述沟道连接图案。每个所述栅电极沿基本上平行于所述衬底的上表面的第二方向延伸，所述第一方向基本上垂直于所述衬底的所述上表面。在所述垂直存储器件的截面图中，所述沟道连接图案的中间部分的上表面在所述第一方向上的高度分别低于所述沟道连接图案的与所述沟道相邻的端部的所述上表面在所述第一方向上的高度，以及所述沟道连接图案的与所述沟道相对的端部的上表面在所述第一方向上的高度。

公开(公告)号：CN107689392A

公开(公告)日：2018-02-13

申请号：CN201710541567.3

申请日：2017-07-05

Applicant: 三星电子株式会社

Inventor： 南泌旭 ,  金成吉 ,  崔至薰 ,  S.金 ,  安宰永 ,  金泓奭

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/792

CPC classification number: H01L27/11582 ,  H01L27/11556 ,  H01L27/1157 ,  H01L29/7827 ,  H01L29/7926 ,  H01L29/1037 ,  H01L29/42356

Abstract: 一种垂直型存储器件可以包括：在衬底上垂直地延伸的沟道层；在衬底上在沟道层的一侧的地选择晶体管，地选择晶体管包括第一栅绝缘部分和第一替代栅电极；在第一替代栅电极上的蚀刻控制层；以及在蚀刻控制层上的存储单元，存储单元包括第二栅绝缘部分和第二替代栅电极。蚀刻控制层可以包括用碳、N型杂质或P型杂质掺杂的多晶硅层，或者可以包括包含碳、N型杂质或P型杂质的多晶硅氧化物层。第一替代栅电极的厚度可以与第二替代栅电极的厚度相同，或者第一替代栅电极可以比第二替代栅电极更厚。