公开(公告)号：CN117377318A

公开(公告)日：2024-01-09

申请号：CN202310745406.1

申请日：2023-06-21

Applicant: 三星电子株式会社

Inventor： 金宰浩 ,  梁宇成 ,  具池谋 ,  成锡江 ,  李雅凛

IPC: H10B43/20 ,  H10B43/50

Abstract: 一种竖直半导体器件，包括设置在第一衬底上的下电路图案。接合层设置在下电路图案上。布线设置在接合层上。单元堆叠结构设置在布线上。基底图案设置在单元堆叠结构上。上绝缘层设置在基底图案上。单元接触插塞穿过单元堆叠结构并延伸到上绝缘层。贯通插塞设置在穿过基底图案的外侧以延伸到上绝缘层而形成的通孔内部。单元接触插塞和贯通插塞中的每一个包括阻挡金属图案和金属图案，并且阻挡金属图案沿单元接触孔和通孔的侧壁和底表面设置。

公开(公告)号：CN116190359A

公开(公告)日：2023-05-30

申请号：CN202211381679.4

申请日：2022-11-03

Applicant: 三星电子株式会社

Inventor： 具池谋 ,  金志荣 ,  梁宇成 ,  成锡江 ,  李昌燮

IPC: H01L25/065 ,  H01L23/488

Abstract: 公开了半导体器件和包括所述半导体器件的电子系统。一种半导体器件，包括：衬底，包括单元阵列区和连接区；电极结构，包括以交替方式堆叠的电极和介电层，多个电极中的每一个电极包括在单元阵列区上的电极部和在连接区上的焊盘部；虚设竖直结构，在连接区上并贯穿每一个电极的焊盘部；以及单元接触插塞，在连接区上并耦接到每一个电极的焊盘部。焊盘部的厚度大于电极部的厚度。焊盘部具有与电极部连接的下部和在下部上的上部。在相邻的虚设竖直结构之间，上部的宽度不小于下部的宽度。

公开(公告)号：CN108666319B

公开(公告)日：2021-09-28

申请号：CN201710202971.8

申请日：2017-03-30

Applicant: 三星电子株式会社

Inventor： 梁宇成

IPC: H01L27/11556 ,  H01L27/11582

Abstract: 本发明提供了制造半导体存储器件的方法和半导体存储器件，该方法包括：制备具有单元阵列区和接触区的衬底；在衬底上形成薄膜结构，其包括形成由下部隔离区水平地隔离的牺牲膜图案，以及形成顺序地堆叠在牺牲膜图案上的牺牲膜；以及形成两个或更多个开口，所述两个或更多个开口穿透薄膜结构以在暴露单元阵列区的下部隔离区的一部分的同时在一个方向上延伸，下部隔离区形成于包括在所述两个或更多个开口之间的区域的区域中。

公开(公告)号：CN113130504A

公开(公告)日：2021-07-16

申请号：CN202110054620.3

申请日：2021-01-15

Applicant: 三星电子株式会社

Inventor： 梁宇成 ,  李炳镇 ,  康范圭 ,  李东植

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11573

Abstract: 一种三维半导体存储器装置包括：第一外围电路，其包括不同的解码器电路；第一外围电路上的第一存储器；以及第一存储器上的第二存储器，第一存储器包括：第一堆叠结构，其具有堆叠在彼此上的第一电极层和它们之间的第一电极间介电层；第一平面化介电层，其覆盖第一堆叠结构的端部；以及穿通件，其穿透第一堆叠结构的端部，穿通件电连接至所述解码器电路中的一个，第二存储器包括：第二堆叠结构，其具有堆叠在彼此上的第二电极层以及它们之间的第二电极间介电层；第二平面化介电层，其覆盖第二堆叠结构的端部；以及单元接触插塞，其将第二电极层中的一个电连接至穿通件。

公开(公告)号：CN113130503A

公开(公告)日：2021-07-16

申请号：CN202110052912.3

申请日：2021-01-15

Applicant: 三星电子株式会社

Inventor： 金志荣 ,  梁宇成 ,  高木世济

IPC: H01L27/11563 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/11582

Abstract: 一种三维半导体存储器装置包括：第一衬底上的外围电路结构；外围电路结构上的第二衬底；第二衬底上的电极结构，电极结构包括堆叠的电极；以及垂直沟道结构，其贯穿电极结构。外围电路结构包括第二衬底下方的伪互连结构。伪互连结构包括堆叠的伪互连线以及将最上面的一条伪互连线的顶表面连接至第二衬底的底表面的伪过孔。

公开(公告)号：CN112310109A

公开(公告)日：2021-02-02

申请号：CN202010724423.3

申请日：2020-07-24

Applicant: 三星电子株式会社

Inventor： 金志荣 ,  梁宇成 ,  李重锡 ,  李炳镇

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L23/528 ,  H01L21/768

Abstract: 提供一种半导体存储器装置及其制造方法。半导体存储器装置包括：电极结构，每个电极结构包括彼此堆叠在衬底上的水平电极；位于电极结构之间并且沿着水平电极延伸的竖直电极；在电极结构的端部处连接到水平电极的第一接触件；连接到竖直电极的上部的第二接触件；以及，连接到第二接触件的顶表面的第一互连结构。第一互连结构包括第一子互连线和第二子互连线。第一子互连线在第一方向上延伸并且接触第二接触件的顶表面。第二子互连线在与第一方向交叉的第二方向上延伸并且接触第一子互连线。

公开(公告)号：CN111435663A

公开(公告)日：2020-07-21

申请号：CN202010029757.9

申请日：2020-01-10

Applicant: 三星电子株式会社

Inventor： 黄盛珉 ,  任峻成 ,  梁宇成 ,  李东植

IPC: H01L27/11521 ,  H01L27/11551 ,  H01L27/11568 ,  H01L27/11578

Abstract: 公开了一种半导体器件包括：栅电极，在与衬底上表面垂直的第一方向上彼此间隔开，并且在与第一方向垂直的第二方向上延伸不同的长度。该器件还包括：第一沟道和第二沟道，穿透栅电极并在第一方向上延伸；水平部分，设置在栅电极的下部中，并且将第一沟道和第二沟道的下部彼此连接；以及源极线，设置在第二沟道的上部中并连接到第二沟道。栅电极包括存储器单元中包括的存储器单元电极、设置在存储器单元电极的下部中的第一接地选择电极、设置在存储器单元电极的上部中的第二接地选择电极、以及设置在存储器单元电极的上部中的串选择电极。

公开(公告)号：CN111276488A

公开(公告)日：2020-06-12

申请号：CN201911147656.5

申请日：2019-11-21

Applicant: 三星电子株式会社

Inventor： 张桐熏 ,  梁宇成 ,  任峻成 ,  黄盛珉

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 一种非易失性存储器件包括：基板，包括单元区域和外围电路区域；在单元区域上的堆叠结构，该堆叠结构包括彼此分隔并依次堆叠的多个栅极图案；半导体图案，穿过堆叠结构连接到基板；外围电路元件，在外围电路区域上；第一层间绝缘膜，在单元区域和外围电路区域上，该第一层间绝缘膜覆盖外围电路元件；以及下接触，穿过第一层间绝缘膜连接到外围电路元件，下接触的顶表面的高度低于或等于所述多个栅极图案中在第一层间绝缘膜上的最下面的栅极图案的底表面的高度。