-
公开(公告)号：CN109508514A
公开(公告)日：2019-03-22
申请号：CN201910083553.0
申请日：2014-10-29
Applicant: 三星电子株式会社
IPC: G06F17/50 , H01L27/02 , H01L27/092 , H01L27/11 , H01L29/66
Abstract: 本发明公开了一种布局设计系统、一种布局设计方法和一种半导体装置。所述布局设计系统包括：处理器；存储单元，被配置为存储具有第一面积的第一单元设计，其中，在第一单元设计中，在第一单元设计的边界上未布置端子；以及设计模块，被配置为通过在第一单元设计的边界上布置端子来产生具有大于第一面积的第二面积的第二单元设计。
-
公开(公告)号：CN103681865B
公开(公告)日：2018-03-27
申请号：CN201310445019.2
申请日：2013-09-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L27/11 , H01L27/105
CPC classification number: H01L27/1104 , G11C11/412 , G11C11/419 , H01L29/41791 , H01L29/785
Abstract: 本发明涉及一种鳍式场效应晶体管及其相关器件。该鳍式场效应晶体管可以包括鳍式场效应晶体管的源极区和漏极区。鳍式场效应晶体管的栅极可以横跨源极区与漏极区之间的鳍式场效应晶体管的鳍。第一硅化物层和第二硅化物层可以分别在源极区和漏极区上。第一硅化物层和第二硅化物层可以分别包括面对横跨鳍的栅极的第一表面和第二表面，其中，第一表面和第二表面的尺寸是不同的。
-
公开(公告)号：CN107039417A
公开(公告)日：2017-08-11
申请号：CN201611023256.X
申请日：2016-11-21
Applicant: 三星电子株式会社
IPC: H01L27/02
CPC classification number: H01L27/0207
Abstract: 半导体装置包含：导体，其安置于衬底上；第一触点，其安置于导体上；第二触点，其具有安置于第一触点上的第一部分以及在平行于衬底的方向上远离第一部分伸出的第二部分，其中第一和第二触点安置于绝缘层中；通孔，其安置于绝缘层和第二触点的第二部分上；以及金属线，其安置于通孔上。
-
公开(公告)号：CN107039070A
公开(公告)日：2017-08-11
申请号：CN201710061158.3
申请日：2017-01-25
Applicant: 三星电子株式会社
IPC: G11C11/418 , G11C11/419 , H01L27/02
CPC classification number: G11C11/419 , G11C7/08 , H01L23/5286 , H01L27/092 , H01L27/1104 , H01L27/1116 , H01L28/00 , G11C11/418 , H01L27/0207
Abstract: 一种半导体器件包括有源区域，所述有源区域在第一方向上延伸；第一晶体管，所述第一晶体管包括布置在所述有源区域上的第一栅电极和第一源极和漏极区域，所述第一源极和漏极区域布置在所述第一栅电极的相对侧处；第二晶体管，所述第二晶体管包括布置在所述有源区域上的第二栅电极和第二源极和漏极区域，所述第二源极和漏极区域布置在所述第二栅电极的相对侧处；以及第三晶体管，所述第三晶体管包括布置在所述有源区域上的第三栅电极和第三源极和漏极区域，所述第三源极和漏极区域布置在所述第三栅电极的相对侧处，并且所述第一栅电极、所述第二栅电极和所述第三栅电极在不同于所述第一方向的第二方向上延伸。所述第二晶体管被配置成基于所述半导体器件的操作模式而接通和断开。
-
公开(公告)号：CN105390399A
公开(公告)日：2016-03-09
申请号：CN201510526883.4
申请日：2015-08-25
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78
Abstract: 提供了一种制造半导体装置的方法和一种半导体装置，所述半导体装置具有第一区、第二区和位于第一区和第二区之间的第三区，所述方法包括：形成分别从第一区和第二区中的基板突出的第一初始有源图案和第二初始有源图案；在基板上形成暴露第三区的掩模图案；利用掩模图案作为蚀刻掩模来执行第一蚀刻工艺以分别形成第一有源图案和第二有源图案；以及在基板上形成栅极结构。
-
Patent Agency Ranking
公开(公告)号：CN104657535A
公开(公告)日：2015-05-27
申请号：CN201410591856.0
申请日：2014-10-29
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种布局设计系统、一种布局设计方法和一种半导体装置。所述布局设计系统包括：处理器；存储单元，被配置为存储具有第一面积的第一单元设计，其中，在第一单元设计中，在第一单元设计的边界上未布置端子；以及设计模块，被配置为通过在第一单元设计的边界上布置端子来产生具有大于第一面积的第二面积的第二单元设计。
-
公开(公告)号：CN100505081C
公开(公告)日：2009-06-24
申请号：CN200410047296.9
申请日：2004-05-28
Applicant: 三星电子株式会社
Abstract: 一种减小只写位线的负载电容的半导体存储器件，包括：第一位单元阵列块，其中其位单元由第一位线和第一字线交点限定，第一位线分别排列成第一信号线和第二信号线对；第二位单元阵列块，其中其位单元由第二位线和第二字线交点限定，第二位线分别排列成第三信号线和第二信号线对；块划分电路，其可操作来产生和输出块划分控制信号；以及写位线分配器电路，其根据块划分控制信号可操作来分别或形成开路或将第一信号线和第三信号线连接在一起。
-
公开(公告)号：CN1472746A
公开(公告)日：2004-02-04
申请号：CN03147180.3
申请日：2003-07-08
Applicant: 三星电子株式会社
IPC: G11C11/413
CPC classification number: G11C8/16
Abstract: 本发明涉及一种双端口静态存储器单元和包括该单元的半导体存储器装置，双端口静态存储器单元包括连接在位线和第一结点间的第一传输门、连接在补充位线和第二结点间的第二传输门、连接在第一结点和第二结点间的锁存器以及连接在第二结点和扫描位线间的PMOS晶体管，其中第一传输门的栅极连接至字线，第二传输门的栅极连接至字线，PMOS晶体管的栅极连接至扫描控制线。
-
公开(公告)号：CN118471977A
公开(公告)日：2024-08-09
申请号：CN202410662423.3
申请日：2018-10-30
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/528 , H03K19/0185
Abstract: 提供了一种集成电路。所述集成电路可包括第一有源区和第二有源区，第一有源区和第二有源区可彼此平行地沿第一水平方向在基底上延伸并且具有彼此不同的导电类型。第一栅极线可在与第一水平方向交叉的第二水平方向上延伸，并且可与第一有源区形成第一晶体管。第一晶体管可包括施加有第一输入信号的栅极。第一栅极线可包括在垂直方向上与第一有源区叠置的并且具有位于第一有源区与第二有源区之间的区域上的端部的第一部分栅极线。
-
公开(公告)号：CN109962066B
公开(公告)日：2024-06-14
申请号：CN201811276469.2
申请日：2018-10-30
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/528 , H03K19/0185
Abstract: 提供了一种集成电路。所述集成电路可包括第一有源区和第二有源区，第一有源区和第二有源区可彼此平行地沿第一水平方向在基底上延伸并且具有彼此不同的导电类型。第一栅极线可在与第一水平方向交叉的第二水平方向上延伸，并且可与第一有源区形成第一晶体管。第一晶体管可包括施加有第一输入信号的栅极。第一栅极线可包括在垂直方向上与第一有源区叠置的并且具有位于第一有源区与第二有源区之间的区域上的端部的第一部分栅极线。
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.035 seconds)
