-
公开(公告)号：CN117746941A
公开(公告)日：2024-03-22
申请号：CN202310731852.7
申请日：2023-06-20
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4063
Abstract: 提供电子装置、存储器装置和操作其的方法。所述存储器装置包括：存储器单元阵列，其中具有多个存储器单元行；以及行锤击管理电路，被配置为：在用于监测对所述多个存储器单元行的多个访问的监测时段期间，基于先前行锤击地址和与所述多个访问相关联的多个输入行地址中的每个检测行锤击地址。刷新控制电路被提供并且被配置为对物理上邻近与行锤击地址对应的存储器单元行的存储器单元行执行刷新操作。
-
公开(公告)号：CN116028397A
公开(公告)日：2023-04-28
申请号：CN202211317385.5
申请日：2022-10-26
Applicant: 三星电子株式会社
IPC: G06F13/16
Abstract: 一种支持内存中处理(PIM)协议的存储器设备包括模式寄存器组(MRS)，所述模式寄存器组被配置为将关于PIM协议的第一参数代码和第二参数代码分别存储在第一寄存器和第二寄存器中。所述第一参数代码包括指示是否支持与旧版本PIM协议相关的PIM协议变更的PIM协议变更代码，并且所述第二参数代码包括用于从多个PIM协议中设置当前操作PIM协议的PIM协议代码。所述存储器设备还包括PIM电路，所述PIM电路被配置为基于所述当前操作PIM协议执行内部处理操作。
-
公开(公告)号：CN113113061A
公开(公告)日：2021-07-13
申请号：CN202110042069.0
申请日：2021-01-13
Applicant: 三星电子株式会社
Abstract: 一种存储器装置包括：存储器单元阵列，其包括多个存储体，每个存储体包括连接至多条字线的多个存储器单元；以及行解码器块，其连接至所述多个存储体。在第一操作模式下，行解码器块接收第一行地址和第一存储体地址连同激活命令，并且激活所述多个存储体中的由第一存储体地址选择的存储体的所述多条字线中的由第一行地址选择的字线。在第二操作模式下，行解码器块接收第二行地址和第二存储体地址连同激活命令，并且激活所述多个存储体中的至少两个存储体中的每一个存储体的所述多条字线中的由第二行地址选择的字线。
-
公开(公告)号：CN113012744A
公开(公告)日：2021-06-22
申请号：CN202011039847.2
申请日：2020-09-28
Applicant: 三星电子株式会社
IPC: G11C29/02
Abstract: 公开了一种高带宽存储器和一种包括该高带宽存储器的系统。高带宽存储器包括：缓冲器裸片；多个存储器裸片，堆叠内部在缓冲器裸片上；多个虚设凸块组，在缓冲器裸片的边缘区域和所述多个存储器裸片的边缘区域中，其中，所述多个虚设凸块组中的每个包括在彼此相邻的两个裸片之间彼此间隔开并且被配置为将彼此相邻的所述两个裸片连接的多个虚设凸块；多个信号线组，均包括多条信号线，所述多条信号线被配置为在凸块裂纹测试操作期间通过经由所述多个虚设凸块组中的每个的多个虚设凸块的顺序传输将施加到所述多个虚设凸块中的输入虚设凸块的输入信号和多个凸块裂纹检测信号之中的对应的信号传输到所述多个虚设凸块中的输出虚设凸块。
-
Patent Agency Ranking
公开(公告)号：CN110098163A
公开(公告)日：2019-08-06
申请号：CN201811580255.4
申请日：2018-12-24
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L21/768 , H01L23/522 , H01L23/528
Abstract: 本发明提供了一种包括分布电流的硅通孔的半导体装置，所述半导体装置包括：第一半导体裸片至第M半导体裸片，堆叠在第一方向上。第一半导体裸片至第M半导体裸片中的每个半导体裸片包括：基底；第一硅通孔至第K硅通孔，在第一方向上穿过基底；以及第一电路，通过电连接到第一硅通孔的电源线接收电力。第N半导体裸片的第一硅通孔至第K硅通孔中的每个硅通孔电连接到第N+1半导体裸片的第一硅通孔至第K硅通孔中的在平面图中与其间隔开的硅通孔。
-
公开(公告)号：CN107993684A
公开(公告)日：2018-05-04
申请号：CN201711307538.7
申请日：2013-02-28
Applicant: 三星电子株式会社
Inventor： 孙教民
CPC classification number: G11C7/1009 , G11C5/02 , G11C5/06 , G11C7/1006 , G11C7/1045 , G11C7/1096 , G11C7/12 , G11C7/22 , G11C11/1675 , G11C11/4085 , G11C11/4096 , G11C11/4097 , G11C2211/5647
Abstract: 公开了一种半导体存储器件。一种半导体存储器件包括：在第一区域中的多个存储体；将输入数据信号向其输入的数据端子，所述数据端子在第二区域中；以及反转电路，其响应于指示所述输入数据信号是否已经反转的反转控制信号来反转或不反转输入数据信号，其中，对所述多个存储体的每一个布置至少一个反转电路。
-
公开(公告)号：CN106971991A
公开(公告)日：2017-07-21
申请号：CN201611107625.3
申请日：2016-12-06
Applicant: 三星电子株式会社
IPC: H01L23/367 , H01L21/50
CPC classification number: H01L25/0657 , H01L23/367 , H01L24/17 , H01L25/0652 , H01L25/18 , H01L25/50 , H01L2224/13025 , H01L2224/16145 , H01L2224/16146 , H01L2224/1712 , H01L2224/17181 , H01L2224/17517 , H01L2224/17519 , H01L2224/48091 , H01L2224/48145 , H01L2224/73207 , H01L2224/73257 , H01L2225/06506 , H01L2225/06513 , H01L2225/06541 , H01L2225/06589 , H01L2924/00014 , H01L2924/00012 , H01L21/50
Abstract: 本发明提供了堆叠的半导体器件以及其制造方法。一种堆叠的半导体器件包括多个半导体管芯和多个热机械凸块。半导体管芯在垂直方向上堆叠。热机械凸块被布置在半导体管芯之间的凸块层中。相比于在其它位置处，较少热机械凸块被布置在靠近半导体管芯中包括的热源的位置处，或者在靠近热源的位置处的热机械凸块的结构不同于在其它位置处的热机械凸块的结构。
-
公开(公告)号：CN103295616A
公开(公告)日：2013-09-11
申请号：CN201310063157.4
申请日：2013-02-28
Applicant: 三星电子株式会社
Inventor： 孙教民
IPC: G11C7/10
CPC classification number: G11C7/1009 , G11C5/02 , G11C5/06 , G11C7/1006 , G11C7/1045 , G11C7/1096 , G11C7/12 , G11C7/22 , G11C11/1675 , G11C11/4085 , G11C11/4096 , G11C11/4097 , G11C2211/5647
Abstract: 一种半导体存储器件包括：在第一区域中的多个存储体；将输入数据信号向其输入的数据端子，所述数据端子在第二区域中；以及反转电路，其响应于指示所述输入数据信号是否已经反转的反转控制信号来反转或不反转输入数据信号，其中，对所述多个存储体的每一个布置至少一个反转电路。
-
公开(公告)号：CN100367240C
公开(公告)日：2008-02-06
申请号：CN200310124070.X
申请日：2003-10-27
Applicant: 三星电子株式会社
CPC classification number: G06F12/0893 , G06F2212/3042 , G11C7/22 , G11C11/4076 , G11C2207/2245 , G11C2207/2281 , G11C2207/229
Abstract: 提供一种在相同时间读和写数据的集成电路和方法。该集成电路具有分离的输入和输出端口并在时钟信号的周期内输入写地址和读地址。该电路包括分别包含多个子存储块的存储块，分别对应存储块的高速缓冲存储块、和标记存储控制单元。标记存储控制单元以响应写地址或读地址控制从存储块和高速缓冲存储块中读数据和对存储块和高速缓冲存储块中写数据。特别地，如果读地址的高位地址和写地址的高位地址彼此相同，在相同的时间执行从存储块和高速缓冲存储块中读取数据并将数据写入存储块和高速缓冲存储块中。
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.115 seconds)
