-
公开(公告)号：CN118568012A
公开(公告)日：2024-08-30
申请号：CN202411025857.9
申请日：2024-07-29
Applicant: 北京开源芯片研究院
IPC: G06F12/0877 , G06F12/0871 , G06F12/0891
Abstract: 本发明实施例提供了一种访存请求的处理方法、装置、电子设备及存储介质，涉及访存技术领域。方法包括：接收第一访存请求；在第一访存请求缓存未命中的情况下，为目标数据分配目标缓存行；根据目标数据是否存入目标缓存行，在目标缓存行对应的目标地址标签中设置数据就绪位；接收第二访存请求；在对第二访存请求的目标访存地址进行地址标签匹配的过程中，从目标地址标签中获取数据就绪位；在数据就绪位无效的情况下，将第一访存请求确定为第二访存请求的同地址未完成的访存请求。本申请减少甚至消除了由于MSHR进行的同地址未完成的访存请求的查找引入的时间开销和缓存命中率之间的矛盾，支持将MSHR扩充到更多的项数。
-
公开(公告)号：CN118520825A
公开(公告)日：2024-08-20
申请号：CN202410998784.5
申请日：2024-07-24
Applicant: 北京开源芯片研究院
Inventor： 唐丹
IPC: G06F30/3323 , G06F30/323
Abstract: 本申请提供了一种片上网络的搭建方法、装置、电子设备及计算机可读存储介质，包括：响应于对搭建界面展示的界面元素中的至少部分目标界面元素之间的连接操作，获得片上网络结构，片上网络结构包括的每个目标界面元素关联有对应的代码片段，至少部分目标界面元素关联有对应的验证激励组件，每个界面元素对应片上网络中的一个构成单元；根据片上网络结构，以及片上网络结构中目标界面元素关联的代码片段和验证激励组件，进行代码转换，获得片上网络代码文件和验证文件。本申请的过程中消除了人工编写代码和脚本的环节，大大降低了对人力资源的依赖，验证文件也可在片上网络结构发生变更时同步自动更新，降低了同步更新的成本。
-
公开(公告)号：CN118519924A
公开(公告)日：2024-08-20
申请号：CN202410742980.6
申请日：2024-06-07
Applicant: 北京开源芯片研究院
IPC: G06F12/0806 , G06F12/0877
Abstract: 本发明实施例提供一种缓存控制方法、装置、电子设备及可读存储介质，该方法包括：在接收到访存模块的访存请求的情况下，将所述访存请求的请求信息记录到控制模块的访存寄存器中，等待仲裁单元仲裁后送进缓存流水线单元；利用所述缓存流水线单元查询所述访存请求是否命中缓存；在所述访存请求命中缓存的情况下，执行所述访存请求；在所述访存请求未命中缓存的情况下，将所述访存寄存器的状态调整为休眠状态，并向主节点发送第一请求；所述第一请求用于获取所述访存请求所需的缓存数据。本发明实施例可以在无需过多硬件开销和总线开销的情况下，保证多核处理器系统中的缓存一致性。
-
公开(公告)号：CN118519912A
公开(公告)日：2024-08-20
申请号：CN202410741622.3
申请日：2024-06-07
Applicant: 北京开源芯片研究院
IPC: G06F11/36 , G06F11/34 , G06F11/22 , G06F12/0877
Abstract: 本申请公开了一种RNF的系统级验证系统、方法、装置、电子设备和存储介质，所述系统包括：VIP验证平台、各RNF和内存模块，所述VIP验证平台包括HNF和SNF；各所述RNF与所述HNF连接，所述HNF与所述SNF连接，所述SNF与所述内存模块连接；其中，各所述RNF均包括一个处理器核，所述内存模块用于放置测试程序。
-
公开(公告)号：CN118276944B
公开(公告)日：2024-08-02
申请号：CN202410711555.0
申请日：2024-06-03
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种数据读取方法、装置、电子设备及可读存储介质，涉及计算机技术领域，本发明实施例根据访存地址和高速缓存的标志域中存储的第一物理地址，从高速缓存的组中确定访存地址对应的目标组；从标志域中获取目标组中各个缓存行的第一物理地址，并将目标组中各个缓存行的第一物理地址确定为第一参考地址；对第一参考地址和访存地址对应的目标物理地址进行哈希映射，得到第一参考地址对应的第一映射参数和目标物理地址对应的第二映射参数；根据第一映射参数和所述第二映射参数，获取目标物理地址对应的目标数据块。本发明实施例降低了高速缓存进行数据读取的功耗，提高了高速缓存进行数据读取的效率。
-
Patent Agency Ranking
公开(公告)号：CN118245512B
公开(公告)日：2024-08-02
申请号：CN202410642924.5
申请日：2024-05-22
Applicant: 北京开源芯片研究院
IPC: G06F16/2455 , G06F16/22
Abstract: 本发明实施例提供一种预取控制方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：将目标缓存的地址空间划分为至少两个缓存区域；动态监控每个缓存区域在预设周期内的缓存缺失热度和第一预取准确率；在所述目标缓存对应的目标预取器满足节流条件的情况下，根据所述缓存缺失热度和所述第一预取准确率，确定所述缓存区域内的允许预取数量；在下一个周期内，根据所述允许预取数量控制所述缓存区域对应的预取请求的发送。本发明实施例可以在保证预取器性能的同时减少预取造成的流量开销，提升处理器系统的整体性能。
-
公开(公告)号：CN118245065A
公开(公告)日：2024-06-25
申请号：CN202410669681.4
申请日：2024-05-28
Applicant: 北京开源芯片研究院
IPC: G06F8/41
Abstract: 本申请提供了一种代码优化方法、装置、电子设备及可读存储介质，涉及计算机技术领域，方法包括：从中间表示的多个第一基本块中，分别获取每个第一基本块的关联基本块；根据每个第一基本块，以及每个第一基本块各自对应的关联基本块，分别获取每个第一基本块的第一基本块组合；针对每个第一基本块组合，获取第一基本块组合的融合分支概率；从多个第一基本块组合中获取融合分支概率满足预设条件的目标基本块组合，并对目标基本块组合中的代码进行优化，得到目标优化代码。本申请的代码优化方法，可以获取代码优化性能好的目标优化代码。
-
公开(公告)号：CN118170436A
公开(公告)日：2024-06-11
申请号：CN202410605540.6
申请日：2024-05-15
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种指令依赖关系的构建方法、装置、电子设备及计算机可读存储介质，包括：获取每个指令的指令格式，根据每个指令的指令格式，确定每个指令包括的逻辑寄存器；根据指令顺序和所有指令各自包括的逻辑寄存器，构建矩阵；矩阵中的元素用于表征逻辑寄存器，根据指令的逻辑寄存器之间的依赖关系，设定矩阵中元素之间的关联关系，从而完成对指令的依赖关系构建。本申请中矩阵的数据形式紧凑且体量较小，对矩阵中元素的改动也非常灵活，另外，矩阵通过元素的行、列排布，很准确且直观的表达了指令的流转顺序，通过矩阵中元素之间的关联关系来表达指令的逻辑寄存器之间的依赖关系，也是非常准确且直观的。
-
公开(公告)号：CN118034991A
公开(公告)日：2024-05-14
申请号：CN202410436990.7
申请日：2024-04-11
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种内存数据的访问方法、装置、电子设备及可读存储介质，涉及计算机技术领域，方法包括：获取内存部件的故障信息；针对故障信息，配置地址空间映射方案；响应于处理器发送的初始访存指令，提取初始访存指令中的访存地址；根据访存地址和地址空间映射方案，获取与访存地址对应的多个目标地址；目标访存指令和目标地址一一对应；通过内存控制器执行目标访存指令，以将拆分处理器发送的写数据后得到的拆分数据，写入目标地址；将从目标地址读取的读数据进行拼接，然后返回至处理器。基于本实施例的方法，可以使内存部件出现故障的情况下，能保持数据位宽且保障系统工作于设计频率。
-
公开(公告)号：CN117709260B
公开(公告)日：2024-05-14
申请号：CN202410146610.6
申请日：2024-02-01
Applicant: 北京开源芯片研究院
IPC: G06F30/337 , G06F30/3308 , G06F115/02
Abstract: 本发明实施例提供一种芯片设计方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取目标顶层模板文件和配置文件模板；目标顶层模板文件包括用于实现目标设计需求的顶层逻辑代码；基于配置文件模板以及至少两个目标模块，生成目标配置文件；目标配置文件用于记录至少两个目标模块对应的模块配置信息；基于目标顶层模板文件以及目标配置文件，生成满足目标设计需求的目标芯片代码。在本发明实施例中，用户无需手动编写代码，整个芯片设计过程自动化，简化了芯片设计流程，降低了芯片设计复杂度，在确保芯片设计效果的前提下，提高了芯片设计效率。
-
-
-
-
-
-
-
-
-
Search Results
329
records
(took 0.04 seconds)
