-
公开(公告)号：CN118689596B
公开(公告)日：2025-05-06
申请号：CN202410742964.7
申请日：2024-06-07
Applicant: 北京开源芯片研究院
IPC: G06F9/46 , G06F12/0877 , G06F12/0811
Abstract: 本申请提供了一种缓存缺失状态事务的处理方法、装置、电子设备及计算机可读存储介质，包括：接收针对目标请求的请求报文；请求报文是针对目标请求产生的缺失状态事务所生成的报文；缺失状态事务表征目标请求未被缓存流水线成功执行；解析请求报文，并根据解析结果确定缺失状态的恢复流程；根据恢复流程对等待寄存器、准备寄存器和信息寄存器分别进行操作，并通过等待寄存器、准备寄存器和信息寄存器各自的寄存器值，完成恢复流程，从而消除缓存中导致缺失状态事务产生的原因，使得目标请求被缓存流水线成功执行。本申请使得缺失状态寄存器可以高效、准确且低功耗的实现对缓存缺失状态事务的处理。
-
公开(公告)号：CN118689766A
公开(公告)日：2024-09-24
申请号：CN202410742968.5
申请日：2024-06-07
Applicant: 北京开源芯片研究院
IPC: G06F11/36 , G06F12/0811
Abstract: 本申请实施例提供了一种缓存一致性测试方法、装置、电子设备及存储介质。所述方法包括：获取预先配置的目标测试类型的测试集；调用N个处理器的内核基于所述测试集对系统内存执行读写操作，得到读写结果，N为大于等于2的正整数；基于所述读写结果，确定所述目标测试类型的缓存一致性测试结果。本申请实施例可以实现内存一致性的测试，提升调试效率。
-
公开(公告)号：CN118612786A
公开(公告)日：2024-09-06
申请号：CN202410741601.1
申请日：2024-06-07
Applicant: 北京开源芯片研究院
IPC: H04W28/02 , H04W40/02 , H04W40/24 , H04L47/122 , H04L67/06
Abstract: 本发明实施例提供了一种报文传输方法及装置，该方法包括：在接收到第一报文的情况下，获取第二报文的报文传输路径，并获取所述第一报文的目的节点的坐标以及所述第二报文的目的节点的坐标，所述第二报文表征所述第一报文的上一个报文；确定所有节点中除所述第二报文的报文传输路径中的节点之外的节点为待选节点；获取每一个待选节点的报文拥堵信息；根据所述第一报文的目的节点的坐标、所述第二报文的目的节点的坐标以及每一个待选节点的报文拥堵信息，确定所述第一报文的报文传输路径。
-
公开(公告)号：CN118555252A
公开(公告)日：2024-08-27
申请号：CN202410741575.2
申请日：2024-06-07
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供了一种基于一致性总线接口协议的路由方法和系统，所述方法包括：当第一路由节点接收到多个方向的数据包时，对多个所述数据包进行解析得到第一解析结果；根据所述第一解析结果将多个所述数据包进行合并得到数据组合包；当第二路由节点接收到所述数据组合包时，对所述数据组合包进行拆解得到多个所述数据包；将多个所述数据包传输至目的主节点。本发明实施例通过引入数据包的合并和拆解机制，有效缓解了传统方案中存在的阻塞和延迟问题，提高了数据传输效率，优化了资源利用，简化了报文处理，增强了系统的可扩展性和稳定性，显著提升了片上系统的整体性能。
-
公开(公告)号：CN118760536B
公开(公告)日：2025-03-11
申请号：CN202410741581.8
申请日：2024-06-07
Applicant: 北京开源芯片研究院
Abstract: 本申请实施例公开了报文处理方法、装置、电子设备和计算机可读介质。该方法应用于基于CHI协议的MSHR，该MSHR包括报文解码组件、至少一个数据读取组件、至少一个数据写入组件以及用于处理MSHR中与数据无关的业务的控制组件；该方法的实施例包括：在遵循CHI协议的请求报文被记录至MSHR后，通过报文解码组件、数据读取组件、数据写入组件中的至少一项对该请求报文指示的事务进行处理；在该请求报文指示的事务处理完成后，通过控制组件将该请求报文从MSHR中移除。该实施方式提高了MSHR功能实现的简洁性，降低了测试及调试的复杂度。
-
Patent Agency Ranking
公开(公告)号：CN118760536A
公开(公告)日：2024-10-11
申请号：CN202410741581.8
申请日：2024-06-07
Applicant: 北京开源芯片研究院
Abstract: 本申请实施例公开了报文处理方法、装置、电子设备和计算机可读介质。该方法应用于基于CHI协议的MSHR，该MSHR包括报文解码组件、至少一个数据读取组件、至少一个数据写入组件以及用于处理MSHR中与数据无关的业务的控制组件；该方法的实施例包括：在遵循CHI协议的请求报文被记录至MSHR后，通过报文解码组件、数据读取组件、数据写入组件中的至少一项对该请求报文指示的事务进行处理；在该请求报文指示的事务处理完成后，通过控制组件将该请求报文从MSHR中移除。该实施方式提高了MSHR功能实现的简洁性，降低了测试及调试的复杂度。
-
公开(公告)号：CN118689596A
公开(公告)日：2024-09-24
申请号：CN202410742964.7
申请日：2024-06-07
Applicant: 北京开源芯片研究院
IPC: G06F9/46 , G06F12/0877 , G06F12/0811
Abstract: 本申请提供了一种缓存缺失状态事务的处理方法、装置、电子设备及计算机可读存储介质，包括：接收针对目标请求的请求报文；请求报文是针对目标请求产生的缺失状态事务所生成的报文；缺失状态事务表征目标请求未被缓存流水线成功执行；解析请求报文，并根据解析结果确定缺失状态的恢复流程；根据恢复流程对等待寄存器、准备寄存器和信息寄存器分别进行操作，并通过等待寄存器、准备寄存器和信息寄存器各自的寄存器值，完成恢复流程，从而消除缓存中导致缺失状态事务产生的原因，使得目标请求被缓存流水线成功执行。本申请使得缺失状态寄存器可以高效、准确且低功耗的实现对缓存缺失状态事务的处理。
-
公开(公告)号：CN118568049A
公开(公告)日：2024-08-30
申请号：CN202410741595.X
申请日：2024-06-07
Applicant: 北京开源芯片研究院
Abstract: 本申请公开了一种非一致性主节点，片上互联网络，数据处理方法及装置，涉及集成电路技术领域，该非一致性主节点包括：CHI，多个AXI，协议转换模块以及地址映射路由模块；多个AXI分别连接地址映射路由模块，每个AXI连接一个具有AXI的第二节点；CHI用于接收第一数据处理事务；协议转换模块连接CHI，用于得到AXI格式的第一数据处理事务；地址映射路由模块连接协议转换模块，用于从多个AXI中，确定AXI格式的第一数据处理事务对应的AXI；AXI用于将AXI格式的第一数据处理事务向其连接的第二节点发送，实现了单一非一致性主节点支持多路第二节点，简化了系统架构，减少了设计复杂性和硬件资源消耗。
-
公开(公告)号：CN118519776A
公开(公告)日：2024-08-20
申请号：CN202410742971.7
申请日：2024-06-07
Applicant: 北京开源芯片研究院
IPC: G06F9/50 , G06F9/46 , G06F9/52 , G06F12/0811
Abstract: 本申请实施例公开了一种基于CHI协议的请求重试方法、装置、电子设备及存储介质，该方法包括：在有事务出队时，处理多个待重试请求中最高QoS等级的待重试请求，记录低于最高QoS等级的各QoS等级的竞争失败次数；在有新事务出队时，若各QoS等级中第一QoS等级的竞争失败次数达到第一QoS等级阻塞第二QoS等级所对应的第一预设值，且存在第二QoS等级的待重试请求，处理第一QoS等级的待重试请求，清除第一QoS等级的竞争失败次数，第一QoS等级低于第二QoS等级，第二QoS等级是新事务出队时待重试请求中的最高QoS等级。本申请实施例解决了低级别事务请求被饿死的问题，可以避免造成缓存一致性管理节点的死锁。
-
公开(公告)号：CN118519956B
公开(公告)日：2025-05-09
申请号：CN202410741609.8
申请日：2024-06-07
Applicant: 北京开源芯片研究院
IPC: G06F15/78 , G06F12/0811
Abstract: 本发明实施例提供了一种数据交互方法、装置、电子设备及存储介质，涉及片上网络技术领域。片上网络系统包括：第一节点，第一节点包括：网络链路接口和末级缓存，方法包括：在第一节点内末级缓存和网络链路接口之间，为末级缓存设置至少一个第一数据缓冲；基于第一数据缓冲实现网络链路接口和末级缓存之间的数据交互。在片上网络系统的末级缓存所在的第一节点内，该末级缓存和网络链路接口之间，为该末级缓存设置至少一个第一数据缓冲，设置于该第一节点内，该末级缓存和网络链路接口之间的该第一数据缓冲大大加快了该末级缓存和网络链路接口之间的数据传输速度，大幅度减少了延迟。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.034 seconds)
