提高4H-SiC基面位错转化率的外延方法

    公开(公告)号:CN101877309A

    公开(公告)日:2010-11-03

    申请号:CN200910218656.X

    申请日:2009-10-30

    Abstract: 本发明公开了一种提高4H-SiC基面位错转化率的外延方法。主要解决利用刻蚀的方法使基面位错转化成刃型位错时转化率不高的问题。其方法是:(1)用KOH对4H-SiC衬底进行刻蚀,刻蚀温度为480℃~520℃,刻蚀时间为10~20min;(2)对刻蚀后的4H-SiC衬底进行表面清洁处理;(3)将表面清洁处理后的4H-SiC样品放置在CVD炉腔中,抽真空使炉内压强达到10-7Pa,升高炉内温度至1400~1500℃,同时通入流量为20~50l/min的氢气,保持5min,再通入流量为8~15ml/min丙烷,升温至1580~1600℃,在压力为80~100mbar下保持30~50分钟;(4)在保持压力不变的条件下降温至1550±5℃时,通入硅烷进行外延生长。本发明可应用于4H-SiC同质外延材料的制作。

    低界面态密度的SiCMOS电容制作方法

    公开(公告)号:CN101540279B

    公开(公告)日:2010-10-13

    申请号:CN200910022011.9

    申请日:2009-04-14

    Abstract: 本发明公开了一种低界面态密度的SiC MOS电容制作方法,主要解决SiC/SiO2界面陷阱密度过高的问题。其制作过程是:对N-SiC外延材料进行清洗处理;离子注入N+离子到外延层中后,干氧氧化一层SiO2;对氧化后的样片,依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中的冷处理;采用化学气相淀积在冷处理后的样片上再淀积一层SiO2,并在Ar气环境中退火;通过光刻版真空溅射Al作电极,并在Ar气环境中退火,完成电容器件制作。本发明具有精确控制N+剂量,SiC/SiO2界面陷阱密度低,工艺简单的优点,可用于提高N型SiC MOS器件SiC/SiO2界面特性。

    4H-SiC选择性同质外延生长方法

    公开(公告)号:CN101608339A

    公开(公告)日:2009-12-23

    申请号:CN200910023360.2

    申请日:2009-07-17

    Abstract: 本发明公开了一种4H-SiC选择性同质外延方法,可用于4H-SiC器件的制备和性能的改进。其具体过程是:(1)对4H-SiC衬底进行预处理,在该4H-SiC衬底正面生长N-外延层;(2)在N-型外延层上淀积钽金属层作为掩膜层,形成选择性生长区域;(3)将覆盖有钽的晶片放入通有丙烷的CVD反应室中加热到碳化,将钽碳化为碳化钽;(4)将样品放入CVD反应室进行选择性外延生长,(5)将生长完的样品放入含有HF和HNO3溶剂中湿法刻蚀,除去碳化钽掩膜层,完成4H-SiC选择性外延生长。本发明增加了掺杂区域的厚度,避免了对4H-SiC晶体的损伤,可用于4H-SiC选择性区域掺杂和器件的制备。

    4H-SiC硅面外延生长石墨烯的方法

    公开(公告)号:CN101602503A

    公开(公告)日:2009-12-16

    申请号:CN200910023384.8

    申请日:2009-07-20

    Abstract: 本发明公开了一种4H-SiC硅面外延生长石墨烯的方法,主要解决4H-SiC硅面外延生长石墨烯时,产生的石墨烯面积太小、均匀性不高的问题其方法是:对4H-SiC硅面进行清洁处理,以去除表面有机残余物和离子污染物;通入氢气和丙烷,对4H-SiC硅面进行氢刻蚀,以去除表面划痕,形成规则的台阶状条纹;通入硅烷去除氢刻蚀在表面带来的氧化物;在氩气环境下,通过加热,蒸发掉硅原子,使得碳原子以sp2方式在表面重构形成外延石墨烯。本发明可应用于外延石墨烯材料的制作。

    金属-半导体场效应晶体管及其制作方法

    公开(公告)号:CN101552286A

    公开(公告)日:2009-10-07

    申请号:CN200910022013.8

    申请日:2009-04-14

    Abstract: 本发明公开了一种在碳化硅中形成的金属-半导体场效应晶体管,主要解决器件制作过程中在表面形成的表面陷阱问题。该晶体管包括:半绝缘型碳化硅衬底(1)、p型碳化硅缓冲层(2)、n型碳化硅导电沟道层(3)、n+盖帽层(5),源极(7)和漏极(8),其中n型导电沟道层(3)与n+盖帽层(5)之间设有n型碳化硅缓冲层(4),该缓冲层内埋有栅极(6),形成埋沟-埋栅结构。该器件制作的过程为:在半绝缘碳化硅衬底上依次外延生长p型碳化硅缓冲层、n型碳化硅沟道层、n型碳化硅缓冲层、n+盖帽层,在n+盖帽层上刻蚀栅凹槽窗口及牺牲氧化,并通过蒸发金属、剥离形成源极、漏极及栅极。本发明可用于高频大功率集成电路的制作。

    一种基于RBF神经网络模型预测半导体器件结温的方法

    公开(公告)号:CN112926259B

    公开(公告)日:2024-01-26

    申请号:CN202110167067.4

    申请日:2021-02-05

    Abstract: 本发明公开了一种基于RBF神经网络模型预测半导体器件结温的方法,包括:确定半导体器件的环境温度和功耗;将所确定的环境温度和功耗输入至预先训练完成的RBF神经网络模型,以使该RBF神经网络模型输出所述半导体器件的结温;其中,所述RBF神经网络模型是基于预先构建的数据集所训练获得的;所述数据集包括:通过有限元分析法所获得的、在多种仿真条件下器件模型的结温;所述器件模型为所述半导体器件的仿真模型,每种所述仿真条件对应一种预设的环境温度和一种预设的功耗。本发明能够简单、高效、快速以及精确地预测半导体器件结温。

    一种共面波导等效电路结构及其参数提取方法

    公开(公告)号:CN113191036B

    公开(公告)日:2023-03-14

    申请号:CN202110298384.X

    申请日:2021-03-19

    Abstract: 本发明公开了一种共面波导等效电路结构及其参数提取方法,共面波导等效电路结构包括:第一等效电容(Cf1)、第二等效电容(Cf2)、第一等效电阻(Rsi1)、第二等效电阻(Rsi2)、第一等效电感(Lsi1)、第二等效电感(Lsi2)、第三等效电容(Cox1)、第四等效电容(Cox2)、第三等效电阻(Rs)、第三等效电感(Ls)、第四等效电阻(Rsk)以及第四等效电感(Lsk)。本发明建立用于毫米波波段带地屏蔽层共面波导等效电路结构,不仅保证了结果的准确性,同时包含的电路元件较少,有助于对用于毫米波波段带地屏蔽层共面波导进行深入分析。

    基于迭代算法的芯片温度分析方法

    公开(公告)号:CN107153724B

    公开(公告)日:2020-10-30

    申请号:CN201710259562.1

    申请日:2017-04-20

    Abstract: 本发明公开了基于迭代算法的芯片温度分析方法,涉及集成电路分析技术领域,通过在有限元软件中建立单个器件热学分析模型,能够快速地得到其温度分布曲线,并且结合MATLAB软件拟合了温度分布函数,利用温度叠加原理,把函数表达式编程到温度计算过程中,避免了传统有限元方法的对整个芯片建立实体模型和网格划分过程,能够简单、快速和高效地实现大规模芯片电路的温度分析。在MATLAB编程中利用迭代算法,将耦合温升所带来的影响等效为环境温度的变化,根据等效后的环境温度得到新的自热温升和耦合温升,从而得到新的温度分布,随后不断地进行迭代计算,直到满足收敛条件,相比于非迭代算法,精度明显提高,能够有效地减小误差。

    基于稳态防漏电保护和电流沉控制技术的电荷泵电路

    公开(公告)号:CN106961273B

    公开(公告)日:2020-05-26

    申请号:CN201710235977.5

    申请日:2017-04-12

    Abstract: 本发明公开了基于稳态防漏电保护和电流沉控制技术的电荷泵电路,涉及电路设计技术领域,包括防漏电保护模块、电流沉控制模块、开关模块、电流沉和电流源模块、环路滤波模块以及缓冲模块。电荷泵不需要电路电流沉与电流源精确匹配,只需满足电流沉电流大于等于电流源的电流即可。电路的工作条件更容易满足,化合物半导体电荷泵更容易实现。同时防漏电保护模块采用两个二极管来实现,该模块的结构简单,不会额外占用过多的芯片面积,更加方便集成。防漏电保护技术利用二极管的单向导电性可以解决稳态时由于电流源和电流沉不匹配所导致的漏电问题,从而使电荷泵电路在稳态情况下输出控制电压固定不变。

Patent Agency Ranking