-
公开(公告)号：CN1779987A
公开(公告)日：2006-05-31
申请号：CN200510096162.0
申请日：2005-10-14
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/02 , H01L27/00 , H01L21/336 , H01L21/822
Abstract: 本发明公开了一种可集成的高压LDMOS晶体管结构及其制备方法。其结构采用在P型衬底1与N型外延层3之间设有埋层2，在N型外延层上设的源、漏区之间设有场氧化层9作为厚栅氧化层，该厚栅氧化层上设有N型多晶硅栅8，其延长部分为场板12；在漏区内设有低浓度P型区5，该P型区里设有P+区7D，该P+区的两边均设有P型漂移区4D，源区中间设有N+接触区6，该N+接触区的两边均设有P+区7S，每个P+区的一边各设有P型漂移区4S。其制备过程是：注入埋层、生长外延层，进行外延层场氧化，淀积并刻蚀多晶硅栅，在外延层上依次注入漏区的低浓度的P型区、源区的N+接触区、漏区的P+区、源区的P+区。具有击穿电压高的优点，可用于高压功率集成电路。
-
公开(公告)号：CN1746954A
公开(公告)日：2006-03-15
申请号：CN200510096161.6
申请日：2005-10-14
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种等离子体平板显示器选址驱动芯片制备方法。主要解决现有PDP选址驱动芯片的高低压兼容问题和生产成本高的问题。采用在不同的外延块上实现高压VDMOS、LDMOS管，低压NPN、CMOS管的一体化集成，其主要过程是：备片，制作N型埋层、P型埋层，长外延层；制作N+深入区、P阱、P场、N场；场氧化、调整阈值电压、栅氧化、淀积并光刻多晶硅；硼注入、N+磷注入、P+硼注入，分别形成所述四种管子的主要区域，最后经退火、淀积SiO2与硼磷硅玻璃、淀积与光刻金属层和介质层、钝化后进行合金，完成整个集成器件的制作。本发明具有生产成本低，耐压及电流能力强的优点，可用于制作各种高电压的功率集成电路。
-
公开(公告)号：CN116708073A
公开(公告)日：2023-09-05
申请号：CN202310775648.5
申请日：2023-06-28
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种双重共模抑制接收电路，包括第一级共模抑制电路、第二级全差分运放构成的同相比例放大器、第三级引入失配的迟滞比较器以及第四级输出缓冲器；级间相互之间采用直接耦合，输入的总线电平经过第一级共模抑制电路后，经过衰减后共模电平范围取决于全差分运算放大器的共模摆幅以及最大共模电压，信号经过全差分运算放大器构成的同相比例放大器之后，共模电平将会被稳定，同时第二级全差分运放构成的同相比例放大器的差分信号将会被传递到迟滞比较器，经过迟滞比较器后输出数字逻辑电平；所述迟滞比较器的输出端口连接反相器链构成的输出缓冲器。本发明在保证准确接收显性和隐形电平的同时简化了电路结构，降低了电路的总体功耗。
-
-
公开(公告)号：CN115348129A
公开(公告)日：2022-11-15
申请号：CN202210862115.6
申请日：2022-07-20
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种CAN收发器接收电路，分为三级结构，为第一级保护电路、第二级主体结构为运算放大器、第三级为迟滞比较器；所述保护电路可以将总线异常电压衰减到可被后级电路接收的范围内；所述运算放大器中预处理保护电路的输出差分信号，将其变为更易被检测的单端信号，且该单端信号可以有效区分总线信号的显性与隐性状态；所述迟滞比较器检测运放输出的单端信号并转化成数字信号输出，迟滞量可以防止比较器因输入波动而导致的输出翻转。本发明使差分信号可以正常输入到转换电路，并在该结构的基础上调整收发器结构，将差分信号转化成单端信号，单端信号经过迟滞比较器，输出一个抗干扰能力强的数字信号。
-
Patent Agency Ranking
公开(公告)号：CN113433998B
公开(公告)日：2022-06-24
申请号：CN202110763311.3
申请日：2021-07-06
Applicant: 西安电子科技大学芜湖研究院
IPC: G05F1/56
Abstract: 本发明公开了一种功率驱动器，包括驱动电路和自举电路，自举电路包括MOS管M5，MOS管M5的源极和栅极均由外部电源VM供电，MOS管M5的漏极接驱动电路中自举电容Cb的高压端。本发明中功率驱动器的自举电路使用外部电源VM对驱动电路中的自举电容充电，在使用较高的外部电源VM时，避免了二极管的堆叠，同时也降低了线性稳压器LDO的设计难度，减小了LDO的功耗和产热。
-
公开(公告)号：CN113452372A
公开(公告)日：2021-09-28
申请号：CN202110772782.0
申请日：2021-07-08
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种模数转换器的分段电容阵列及切换方法，分段电容阵列包括低有效位电容阵列和高有效位电容阵列，高有效位电容阵列由非冗余位电容和冗余位电容连接构成，非冗余位电容依次为：C、2C、4C...2M‑2C，冗余位电容包括：C、C、2C、4C...2M‑2C。冗余位电容按顺序插入到非冗余位电容中。通过合理的冗余位构建方式，在不增加电容阵列中单位电容的个数和面积的情况下，减小分段式电容阵列中电容失配的影响，保证冗余位能够提供足够的冗余数字码空间；同时能够合理利用冗余量完成对比较器失调的校准；并利用相对应的电容阵列切换方法，进一步减小误差，提高精度。
-
公开(公告)号：CN111273889A
公开(公告)日：2020-06-12
申请号：CN202010043946.1
申请日：2020-01-15
Applicant: 西安电子科技大学
Abstract: 本发明属于信号处理技术领域，具体涉及一种基于HXDSP1042处理器的浮点复数FIR优化方法，包括：设定浮点复数FIR的函数接口，根据HXDSP1042处理器的寄存器传参规则确定函数接口中每个函数参数对应的传参寄存器；根据每个函数参数对应的传ss参寄存器分别得到输入序列、滤波器序列、输出序列的首地址及输入序列、滤波器序列、输出序列对应的长度；对HXDSP1042处理器进行压栈保护得到压栈保护后的HXDSP1042处理器；根据输入序列、滤波器序列、输出序列对应的长度得到循环控制变量；根据循环变量对输入序列和滤波器序列进行卷积操作得到输出序列，并将输出序列存入输出序列的首地址；对压栈保护后的HXDSP1042处理器进行复位操作。具有处理性能高，应用范围广的有益效果。
-
公开(公告)号：CN104113315B
公开(公告)日：2017-05-10
申请号：CN201410336320.4
申请日：2014-07-15
Applicant: 西安电子科技大学
IPC: H03K17/567
Abstract: 本发明公开了一种PMOS四相电流源开关驱动电路，主要解决现有PMOS四相电流源的开关驱动信号同步性较差的问题。其包括信号产生电路、一级锁存电路、二级锁存电路、通路控制电路、交叉点调整电路；信号产生电路产生四相开关信号；一级锁存电路及二级锁存电路对该四相开关信号依次作两次延迟；通路控制电路利用四相开关信号及其二次延迟信号产生通路控制信号输出给交叉点调整电路；交叉点调整电路利用通路控制信号对一次延迟的四相开关信号进行调整，并将该调整后的信号输出至外部的PMOS四相电流源。本发明提高了开关驱动信号的同步性，降低了四相开关信号的交叉点，可用于数模转换器集成电路的制作。
-
公开(公告)号：CN103427780B
公开(公告)日：2016-01-20
申请号：CN201310391024.X
申请日：2013-08-31
Applicant: 西安电子科技大学
IPC: H03H7/24
Abstract: 本发明公开了一种半分布式无源可变衰减器，包括0～7dB分布式衰减模块、8dB衰减模块、16dB衰减模块、输入控制转换模块，采用体端与源极相连结构、带有沟道并联电阻结构，以及堆叠结构的三种开关场效应晶体管作为控制开关，由五位数字信号独立控制工作，通过共面波导传输线进行相邻衰减模块间，以及与50Ω的输入和输出阻抗之间的匹配，工作频率范围为0～50GHz，以1dB长度步进在的0～31dB的衰减范围内，可实现共32种状态低差损低相移的信号幅度衰减。本发明具有差损低、附加相移小、线性度高、工作频段宽、电路结构简单的优点，可用于处理大功率信号的射频/微波系统。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.033 seconds)
