一种锁相环快速锁定鉴频电路

    公开(公告)号:CN111953339A

    公开(公告)日:2020-11-17

    申请号:CN202010838475.3

    申请日:2020-08-19

    Abstract: 本发明提供一种锁相环快速锁定鉴频电路,包括依次连接的分频模块、采样模块、比较模块和使能模块;所述分频模块的输入端分别接入锁相环参考时钟信号FREF、环路反馈时钟信号FFB和复位信号RESET;分频模块的输出信号第一正相分频时钟CKP1、第一负相分频时钟CKN1、通路一采样数据D1、第二正相分频时钟CKP2、第二负相分频时钟CKN2和通路二采样数据D2分别与采样模块的输入端相连;所述采样模块输出的第一比较信号Q1、第二比较信号Q2、第三比较信号Q3、第四比较信号Q4、第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8分别与比较模块的输入端相连;电路结构简单,易于实现,可大幅缩小锁相环从上电启动到输出频率稳定达到预定指标所需的时间。

    一种兼容AHB协议的非握手式JTAG调试链路及其调试方法

    公开(公告)号:CN107577635A

    公开(公告)日:2018-01-12

    申请号:CN201710758156.X

    申请日:2017-08-29

    Abstract: 本发明公开了一种兼容AHB协议的非握手式JTAG调试链路及其调试方法,包括一侧设置有对外JTAG标准接口,另一侧设置有AHB标准主机接口的串并转换单元,所述串并转换单元利用IEEE1149.1协议自定义TAP控制器指令,通过扩展指令实现与AHB协议的无缝对接,依靠信息的相互解析,将上位机发出的高速串行调试命令映射到芯片内部的通信通道上,以模拟主机的行为向芯片全系统发出访问命令,然后将系统运行的关键状态信息重新转换成串行数据返回上位机。本发明相对传统调试手段速度更高、稳定性更好,且复用了标准DFT的JTAG接口,节省了芯片的管脚资源,构建了标准的JTAG接口和片上AMBA总线的转换通道,具有较高的实用价值和通用性。

Patent Agency Ranking