-
公开(公告)号：CN102177553A
公开(公告)日：2011-09-07
申请号：CN200980140301.1
申请日：2009-10-27
Applicant: 莫塞德技术公司
CPC classification number: G06F12/0238 , G06F3/0634 , G06F12/04 , G06F12/0646 , G06F13/36 , G06F13/4234 , G06F13/4291 , G11C7/10 , G11C7/1006 , G11C7/1018 , G11C7/1039 , G11C7/106 , G11C7/1087
Abstract: 一种复合存储装置，包括分立存储装置和用于控制分立存储装置的桥接装置。桥接装置的存储器被组织成区块，每一个区块都被配置成为具有小于页缓冲区最大物理大小的虚拟页大小。所以只有相应于虚拟页大小的存储在页缓冲区中的数据段传输至区块。区块的虚拟页大小可以通过VPS配置命令提供，所述的VPS配置命令具有有序的结构，其中包含VPS配置码的VPS数据字段的位置对应不同的区块，这些区块按照从最低重要性至最高重要性区块的顺序排序。VPS配置命令是可变长度的，并且只包括待配置的重要性最高的区块的VPS配置码及重要性较低的区块的VPS配置码。
-
公开(公告)号：CN102099864A
公开(公告)日：2011-06-15
申请号：CN200980125976.9
申请日：2009-06-30
Applicant: 莫塞德技术公司
CPC classification number: G11C16/10 , G11C7/1006 , G11C11/5628 , G11C11/5642 , G11C16/26 , G11C29/00 , G11C2211/5646 , G11C2211/5647
Abstract: 一种每单元多比特(MBC)非易失性存储器设备、方法和系统，其中用于写数据到存储阵列或者从存储器阵列读取数据的控制器通过下述操作来控制数据的极性，即，选择性地反相数据字来最大化(M-1)个虚拟页面内要被编程的比特数，并且选择性地反相数据字来最小化第M虚拟页面内要被编程的比特数，其中M是每单元的比特数。当数据字被反相时，设置相应的极性控制标志。当从M个虚拟页面读取时，根据对应的极性标志选择性地反相数据。这减少了最高阈值电压编程状态的数量。这提供了编程单元阈值电压的紧密分布，减小的电力消耗、减小的编程时间和增强的装置可靠性。
-
公开(公告)号：CN101449251B
公开(公告)日：2011-05-11
申请号：CN200780018781.5
申请日：2007-05-18
Applicant: 莫塞德技术公司
CPC classification number: G06F13/4256 , G06F2213/0052
Abstract: 一种操作处于串行互连配置中的多个设备来为每个设备建立设备标识符(ID)的方法或装置。输入信号使用输入通过串行互连传输到第一设备，第一设备还使用该输入来输入其它信息(例如，数据、命令、控制信号)。发生电路响应该输入信号产生设备ID。转移电路随后将与设备ID相关的输出信号通过第一设备的串行输出传递到第二设备。第一设备还使用该串行输出将其它信息(例如，信号、数据)输出到串行互连配置中的另一个设备。
-
公开(公告)号：CN101933097A
公开(公告)日：2010-12-29
申请号：CN200880114063.2
申请日：2008-12-19
Applicant: 莫塞德技术公司
IPC: G11C16/30
CPC classification number: G11C16/3427 , G11C16/0483 , G11C16/12 , G11C16/30
Abstract: 一般的NAND闪速单元块中的每个存储器单元串连接到共同电源线(CSL)。要施加到CSL上的值集中产生并将其分布到对应于每个NAND闪速单元块的本地开关逻辑单元。对于电源线页面编程，分布线可称为全局共同电源线(GCSL)。NAND闪速单元块的阵列中，一次只选择一个NAND闪速单元块进行编程。为了降低功耗，只有所选NAND闪速单元块接收CSL线上的值，该值指示GCSL上的值。此外，可通过激活的到地连接禁用未选NAND闪速单元块的CSL。
-
公开(公告)号：CN101911208A
公开(公告)日：2010-12-08
申请号：CN200880123171.6
申请日：2008-12-15
Applicant: 莫塞德技术公司
Inventor： 金镇祺
IPC: G11C16/06
CPC classification number: G06F12/0607 , G06F2212/1016 , G06F2212/1041 , G06F2212/1048 , G06F2212/2022
Abstract: 通过提供将NAND闪速存储器耦合到提供对存储器的外部访问的缓存器的多个数据路径，可以放宽在访问NAND闪速存储器期间对数据传送的时序约束。该缓存器限定和外部访问相关的位宽，并且每个数据路径适应该位宽。
-
Patent Agency Ranking
公开(公告)号：CN101681677A
公开(公告)日：2010-03-24
申请号：CN200880015144.7
申请日：2008-03-04
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G11C16/14 , G11C16/0483 , G11C16/3418 , G11C16/3427 , G11C16/344 , G11C16/349
Abstract: 一种用于通过选择性地擦除存储器块的子块来增加闪速存储器装置的寿命的方法和系统。闪速存储器装置的每个物理存储器块被划分为至少2个逻辑子块，其中该至少2个逻辑子块中的每个是可擦除的。因此，仅擦除并重新编程该逻辑子块的数据，而在其它逻辑子块中的未修改数据避免了不必要的编程/擦除周期。在块内，将被擦除的逻辑子块在尺寸和位置上是可动态配置的。损耗均衡算法被用于遍及存储器阵列的物理和逻辑子块来分布数据，以在编程和数据修改操作期间最大化物理块的寿命。
-
公开(公告)号：CN101617372A
公开(公告)日：2009-12-30
申请号：CN200880005252.6
申请日：2008-02-14
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G11C16/06 , G06F12/0246 , G06F2212/7204 , G06F2212/7206 , G11C11/5621 , G11C11/5628 , G11C16/0483 , G11C16/10 , G11C16/349 , G11C16/3495 , G11C2211/5641 , G11C2211/5646
Abstract: 一种用于延长闪速存储器装置的生命期的方法和系统。该闪速存储器装置动态地可配置为在每单元单比特(SBC)保存模式或每单元多比特(MBC)保存模式中保存数据，使得SBC数据和MBC数据二者共存在相同的存储器阵列中。保存在存储器的每个页面中的一个或多个标签位被用于指示在相应的子部分中保存该数据所使用的保存模式的类型，其中子部分能够是体、块或页面。控制器监控对应于每个页面的编程－擦除周期的数量以用于选择性地改变保存模式，以最大化多模式闪速存储器装置的任何子部分的生命期。
-
公开(公告)号：CN101553876A
公开(公告)日：2009-10-07
申请号：CN200780043552.9
申请日：2007-11-26
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G06F3/061 , G06F3/0629 , G06F3/0659 , G06F3/0679 , G11C5/025 , G11C7/1006 , G11C7/1033 , G11C7/1039 , G11C7/1042 , G11C7/1048 , G11C7/1051 , G11C7/1072 , G11C7/12 , G11C16/04 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/16 , G11C16/24 , G11C16/26 , G11C16/32 , G11C2207/107 , G11C2216/14 , G11C2216/20 , G11C2216/30
Abstract: 一种具有用于以串行位流从至少一个存储体接收数据和提供数据到至少一个存储体的串行数据接口和串行数据路径核心的存储器系统。存储体被分为两个半部，其中每一半部分为上部扇区和下部扇区。每一扇区并行提供数据到具有集成自列译码电路的共享二维页面缓冲器。存储体内的串行到并行数据转换器从任一半部存储体耦合并行数据到串行数据路径核心。具有集成的自列译码电路的共享的二维页面缓冲器最小化了对于每一存储体的电路和芯片面积开销，并且串行数据路径核心降低了典型用于布线宽数据总线的芯片面积。因此，与具有相同密度的单个存储体的系统相比较，无需增加显著的对应芯片面积，就可以实现多个存储体系统。
-
公开(公告)号：CN101410906A
公开(公告)日：2009-04-15
申请号：CN200780011511.1
申请日：2007-03-29
Applicant: 莫塞德技术公司
Inventor： 金镇祺
IPC: G11C7/10 , G11C16/00 , G11C11/4193
CPC classification number: G11C7/1042 , G06F12/0246 , G06F2212/1036 , G06F2212/7211 , G11C7/1021 , G11C16/10 , G11C16/32 , G11C2216/22 , G11C2216/24
Abstract: 一种闪烁存储器系统结构，具有串联的闪烁存储器设备用于获取数据的高速编程。通过数据页面的交错编程到系统中的存储器设备来实现数据的高速编程，使得不同页面的数据存储在不同的存储器设备。存储器控制器发出编程命令用于每一存储器设备。当每一存储器设备接收到编程命令，其开始编程操作或者将命令传输到下一个存储器设备。因此，闪烁系统中的存储器设备一个接一个地顺序编程页面数据，使得编程每一页面数据到闪烁存储器系统的延迟最小化。存储器控制器可以执行耗损平衡算法用于最大化每一存储设备的耐久性或者对于任意尺寸数据来优化编程性能和耐久性。
-
公开(公告)号：CN103903647A
公开(公告)日：2014-07-02
申请号：CN201410075753.9
申请日：2008-02-12
Applicant: 莫塞德技术公司
CPC classification number: G11C16/30 , G11C5/14 , G11C5/143 , G11C5/145 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/26
Abstract: 一种存储器装置包括用于保存数据的核心存储器，例如闪速存储器。该存储器装置包括第一功率输入端以接收用于给该闪速存储器提供功率的第一电压。另外，该存储器装置包括第二功率输入端以接收第二电压。该存储器装置包括功率管理电路，其被配置成接收该第二电压和获得一个或多个内部电压。该功率管理电路提供或传送该内部电压到该闪速存储器。由该功率管理电路（例如电压转换器电路）产生的并且提供到该核心存储器的不同内部电压使能关于该核心存储器中的单元的操作，例如读取/编程/擦除。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.046 seconds)
