-
公开(公告)号：CN105051678A
公开(公告)日：2015-11-11
申请号：CN201380062302.5
申请日：2013-06-19
Applicant: 英特尔公司
Inventor： P·纳凡兹 , G·N·斯里尼瓦萨 , E·高巴托夫 , D·R·萨巴瑞迪 , M·奈克 , A·纳韦 , A·帕拉哈卡兰 , E·威斯曼 , D·A·考法蒂 , P·布莱特 , S·D·哈恩 , A·J·赫德瑞奇 , R·艾耶 , N·赤特罗 , I·M·索迪 , G·康纳 , R·J·芬格
CPC classification number: G06F9/5044 , G06F9/45533 , G06F9/5077 , G06F9/5094 , G06F15/80 , Y02D10/22
Abstract: 描述了异构处理器架构。例如，根据本发明的一个实施例的处理器包括：具有第一处理特性的一个或多个物理处理器核的第一集合；具有不同于该第一处理特性的第二处理特性的一个或多个物理处理器核的第二集合；虚拟到物理(V-P)映射逻辑，用于将多个虚拟处理器暴露给软件，多个虚拟处理器对于软件就像是多个同构处理器核，该软件用于好像多个虚拟处理器是同构处理器核那样来将多个线程分配给多个虚拟处理器；其中，V-P映射逻辑用于将每一个虚拟处理器映射至物理处理器核的第一集合或物理处理器核的第二集合中的物理处理器，使得由软件分配给第一虚拟处理器的线程由从物理处理器的第一集合或第二集合被映射至第一虚拟处理器的物理处理器执行。
-
公开(公告)号：CN104937541A
公开(公告)日：2015-09-23
申请号：CN201380062688.X
申请日：2013-06-27
Applicant: 英特尔公司
CPC classification number: G06F9/462 , G06F9/3877 , G06F9/4806
Abstract: 描述了一种处理器，该处理器具有通用CPU核的逻辑电路，该逻辑电路用于保存该通用CPU的线程的上下文的多个副本以便使多线程加速器的多个微线程准备好执行从而通过这些微线程的并行执行加速用于该线程的操作。
-
公开(公告)号：CN104204990A
公开(公告)日：2014-12-10
申请号：CN201280072078.3
申请日：2012-03-30
Applicant: 英特尔公司
CPC classification number: G06F12/0811 , G06F3/0646 , G06F3/0662 , G06F3/0668 , G06F9/3851 , G06F9/3881 , G06F9/3887 , G06F12/0292 , G06F12/084 , G06F12/0875 , G06F12/1009 , G06F12/1027 , G06F12/1045 , G06F12/1072 , G06F12/1081 , G06F12/1441 , G06F12/145 , G06F2212/1024 , G06F2212/283 , G06F2212/302 , G06F2212/452 , G06F2212/60 , G06F2212/62 , G06F2212/65 , G06F2212/68 , G06F2212/683 , G06F2212/684
Abstract: 描述了用于将前端核耦合到加速器组件(诸如图形加速器)的装置和方法。例如，描述了一种装置，包括：加速器，包括一个或多个执行单元(EU)用于执行特定的指令集；以及前端核，包括通信耦合到加速器的转换后备缓冲器(TLB)，并且向加速器提供存储器访问服务，存储器访问服务包括响应于加速器需要访问系统存储器，代表加速器执行TLB查找操作以将虚拟地址映射到物理地址。
-
公开(公告)号：CN103988172A
公开(公告)日：2014-08-13
申请号：CN201280031870.4
申请日：2012-06-29
Applicant: 英特尔公司
CPC classification number: G06F12/1027 , G06F12/0804 , G06F12/126 , G06F13/1663 , G06F2212/303 , G06F2212/657 , G06F2212/684
Abstract: 一种可以支持一种或多种技术以允许动态地锁定由非CPU设备(例如图形处理单元，GPU)访问的存储页的计算机系统。非CPU可以支持虚拟到物理地址的映射，并且从而知道未被锁定但可由非CPU访问的存储页。非CPU可以通知或发送该信息至运行时部件(例如与CPU相关的设备驱动器)。在一个实施例中，设备驱动器可以动态地执行可由非CPU访问的所述内存页的锁定。设备驱动器甚至可以解锁非CPU不再访问的内存页。该方法可以允许非CPU不再访问的内存页可被用以分配给其它CPU和/或非CPU。
-
公开(公告)号：CN103430145A
公开(公告)日：2013-12-04
申请号：CN201180069298.6
申请日：2011-12-29
Applicant: 英特尔公司
CPC classification number: G06F12/08 , G06F2212/302
Abstract: 发生在图形处理单元中的页面错误可通过运行在中央处理单元上的操作系统来应对。在一些实施例中，这意味着可将不固定的存储器用于图形处理单元。在图形处理单元中的使用不固定的存储器在某些情形下可扩展图形处理单元的能力。
-
Patent Agency Ranking
公开(公告)号：CN108351680B
公开(公告)日：2021-12-31
申请号：CN201680067017.6
申请日：2016-10-05
Applicant: 英特尔公司
IPC: G06F1/3287 , G06F11/30
Abstract: 描述了一种用于使用带内信令来提供功率状态信息的方法和装置。在一个实施例中，集成电路(IC)设备包括控制器，该控制器能操作用于从平台控制总线接收命令，命令请求与关于IC所驻留功率状态的信息不相关的数据；以及控制逻辑，该控制逻辑能操作用于获得用来包含在对命令的响应中的数据，其中控制器能操作用于通过总线发送响应，该响应包含响应于命令的数据的至少一部分且包含IC的功率状态信息。
-
公开(公告)号：CN105183128B
公开(公告)日：2021-02-26
申请号：CN201510225652.X
申请日：2015-05-06
Applicant: 英特尔公司
Inventor： E·威斯曼 , Y·艾奇克 , D·拉杰万 , N·罗森茨维格 , E·罗特姆 , B·库珀 , P·S·迪芬伯格 , G·M·特尔林 , M·米谢利 , N·舒尔曼 , I·梅拉米德 , N·托克曼 , A·詹德勒 , A·吉恩 , Y·萨宾 , H·阿布萨拉 , E·纳坦森
IPC: G06F1/3203 , G06F1/324 , G06F1/3287
Abstract: 在一个实施例中，处理器封装包括：多个核和功率控制器。功率控制器可包括硬件轮停(HDC)逻辑，所述硬件轮停(HDC)逻辑导致其中一个核的至少一个逻辑处理器进入强制的空闲状态的，尽管该逻辑处理器具有工作负荷要执行。另外，如果至少一个其他逻辑处理器被阻止进入强制的空闲状态，HDC逻辑还可以导致该逻辑处理器在空闲时间段之前退出强制的空闲状态。描述并要求保护其他诸个实施例。
-
公开(公告)号：CN111522585A
公开(公告)日：2020-08-11
申请号：CN202010077623.4
申请日：2012-12-28
Applicant: 英特尔公司
Inventor： D·R·萨巴瑞迪 , G·N·斯里尼瓦萨 , D·A·考法蒂 , S·D·哈恩 , M·奈克 , P·纳凡兹 , A·帕拉哈卡兰 , E·高巴托夫 , A·纳韦 , I·M·索迪 , E·威斯曼 , P·布莱特 , G·康纳 , R·J·芬格
Abstract: 本申请公开了基于平台热以及功率预算约束，对于给定工作负荷的最佳逻辑处理器计数和类型选择。处理器包括支持不同的核类型的多个逻辑核的多个物理核，其中核类型包括大核类型和小核类型。多线程应用程序包括由逻辑核的第一子集在第一时隙并发地执行的多个软件线程。基于从监测在第一时隙执行收集到的数据，处理器选择逻辑核的第二子集，用于软件线程在第二时隙的并发执行。第二子集中的每一个逻辑核都具有匹配软件线程中的一个的特征的一种核类型。
-
公开(公告)号：CN111381664A
公开(公告)日：2020-07-07
申请号：CN201911182566.X
申请日：2019-11-27
Applicant: 英特尔公司
IPC: G06F1/3234 , G06F1/324 , G06F1/3296
Abstract: 本申请公开了控制处理器中的功率状态降级。在实施例中，用于降级的处理器包括用于执行指令的多个核以及降级控制电路。降级控制电路用于：针对多个核中的每个核，确定该核中的功率状态中断事件的平均计数；确定该多个核的平均计数的总和；判定第一核的平均计数是否超过第一降级阈值；判定多个核的平均计数的总和是否超过第二降级阈值；以及响应于第一核的平均计数超过第一降级阈值并且平均计数的总和超过第二降级阈值的判定，执行对第一核的功率状态降级。描述了其他实施例并要求它们的权利。
-
公开(公告)号：CN110959145A
公开(公告)日：2020-04-03
申请号：CN201780093352.8
申请日：2017-08-22
Applicant: 英特尔公司
IPC: G06F1/3234 , G06F30/32
Abstract: 实施例包括设备、方法和系统，该设备、方法和系统包括用于控制由一个或多个处理器操作不同应用的不同功耗的功率控制单元。功率控制单元可以接收针对要在一个或多个处理器上操作的每个应用的功率信息，该功率信息包括优先级信息，确定基于针对不同应用的功率信息来控制由一个或多个处理器操作不同应用的不同功耗。也描述和要求保护其他实施例。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.022 seconds)
