-
公开(公告)号：CN107408036B
公开(公告)日：2021-08-31
申请号：CN201680012362.X
申请日：2016-02-05
Applicant: 英特尔公司
IPC: G06F9/30 , G06F9/38 , G06F12/0811 , G06F12/0875
Abstract: 一方面的处理器包括多个处理器元件和第一处理器元件。第一处理器元件可以执行软件线程的用户级分叉指令。第一处理器元件可以包括用于解码用户级分叉指令的解码器。用户级分叉指令用于指示至少一个指令地址。第一处理器元件还可以包括用户级线程分叉模块。用户级分叉模块，响应于用户级分叉指令被解码，可以将多个处理器元件中的每一个配置为并行地执行指令。公开了其他处理器、方法、系统以及指令。
-
公开(公告)号：CN106547518B
公开(公告)日：2019-02-01
申请号：CN201611088838.6
申请日：2013-06-20
Applicant: 英特尔公司
Abstract: 描述了用于提供加速器的低等待时间调用的装置和方法。例如，根据一个实施例的处理器包括：命令寄存器，用于存储标识将被执行的命令的命令数据；结果寄存器，用于存储命令的结果或指示该命令为何不能被执行的原因的数据；执行逻辑，用于执行多条指令，这些指令包括用于调用一个或多个加速器命令的加速器调用指令；以及一个或多个加速器，用于从命令寄存器中读取命令数据，并且响应性地尝试执行由命令数据标识的命令。
-
公开(公告)号：CN103891150B
公开(公告)日：2017-02-15
申请号：CN201180074550.2
申请日：2011-10-01
Applicant: 英特尔公司
CPC classification number: H03M7/3059 , H03M7/3088
Abstract: 使用基于字典的高带宽无损压缩的方法、设备以及系统。通过压缩器和解压缩器中的逻辑，实现具有被同步和编码以支持压缩和解压缩操作的条目的一对字典。压缩器/解压缩器逻辑可以协作方式操作，包括实现相同字典更新方案，导致相应的字典中的数据被同步。字典还配置有可替换的条目，替换策略是基于通过链路传输的数据组内的数据的匹配字节实现的。为条目替换公开了各种方案，以及延迟的字典更新技术。这些技术使用并行操作，支持线速度压缩和解压缩，导致基本上没有等待时间的开销。
-
公开(公告)号：CN104937541A
公开(公告)日：2015-09-23
申请号：CN201380062688.X
申请日：2013-06-27
Applicant: 英特尔公司
CPC classification number: G06F9/462 , G06F9/3877 , G06F9/4806
Abstract: 描述了一种处理器，该处理器具有通用CPU核的逻辑电路，该逻辑电路用于保存该通用CPU的线程的上下文的多个副本以便使多线程加速器的多个微线程准备好执行从而通过这些微线程的并行执行加速用于该线程的操作。
-
公开(公告)号：CN110045988A
公开(公告)日：2019-07-23
申请号：CN201811504065.4
申请日：2013-06-28
Applicant: 英特尔公司
IPC: G06F9/38
Abstract: 本申请公开了具有共享前端单元的处理核。描述了具有一个或多个处理核的处理器。一个或多个处理核中的每一个都具有前端逻辑电路以及多个处理单元。前端逻辑电路将获取线程的相应的指令并将指令解码为指令的相应的微代码以及输入操作数和结果地址。多个处理单元中的每一个都将被分配至少一个线程，耦合到所述前端单元，并具有相应的缓冲区以接收并存储线程中的分配给其的至少一个的微代码。多个处理单元中的每一个都还包括：i)对应于由处理器提供的完整指令组的至少一组功能单元，所述至少一组功能单元用于执行其相应的处理单元的接收到的微代码；ii)耦合到所述至少一组功能单元以存储接收到的微代码的操作数以及结果的寄存器；iii)获取输入操作数用于至少一个功能单元执行接收到的微代码的数据获取电路。
-
Patent Agency Ranking
公开(公告)号：CN106547518A
公开(公告)日：2017-03-29
申请号：CN201611088838.6
申请日：2013-06-20
Applicant: 英特尔公司
CPC classification number: G06F9/3802 , G06F9/3004 , G06F9/30043 , G06F9/30076 , G06F9/30101 , G06F9/30145 , G06F9/3016 , G06F9/384 , G06F9/3877 , G06F9/3879 , G06F9/3881 , G06F9/54 , G06F11/0721 , G06F11/0724 , G06F11/0772 , G06F12/0875 , G06F2212/452
Abstract: 描述了用于提供加速器的低等待时间调用的装置和方法。例如，根据一个实施例的处理器包括：命令寄存器，用于存储标识将被执行的命令的命令数据；结果寄存器，用于存储命令的结果或指示该命令为何不能被执行的原因的数据；执行逻辑，用于执行多条指令，这些指令包括用于调用一个或多个加速器命令的加速器调用指令；以及一个或多个加速器，用于从命令寄存器中读取命令数据，并且响应性地尝试执行由命令数据标识的命令。
-
公开(公告)号：CN104798033A
公开(公告)日：2015-07-22
申请号：CN201380059874.8
申请日：2013-06-17
Applicant: 英特尔公司
CPC classification number: G06F9/3851 , G06F9/30079 , G06F9/3836 , G06F9/3855 , G06F9/3861 , G06F9/3877 , G06F9/46 , G06F15/7867 , G06F15/7892 , G06F15/80
Abstract: 描述了用于在处理设备上执行等待时间优化执行逻辑和吞吐量优化执行逻辑两者的装置和方法。例如，根据一个实施例的处理器包括：等待时间优化执行逻辑，用于执行第一类型的程序代码；吞吐量优化执行逻辑，用于执行第二类型的程序代码，其中，第一类型的程序代码和第二类型的程序代码是针对相同的指令集架构而设计的；逻辑，其用于：标识进程中的第一类型的程序代码和第二类型的程序代码；以及分配第一类型的程序代码以供在等待时间优化执行逻辑上执行，并且分配第二类型的程序代码以供在吞吐量优化执行逻辑上执行。
-
公开(公告)号：CN110045988B
公开(公告)日：2023-08-15
申请号：CN201811504065.4
申请日：2013-06-28
Applicant: 英特尔公司
IPC: G06F9/38
Abstract: 本申请公开了具有共享前端单元的处理核。描述了具有一个或多个处理核的处理器。一个或多个处理核中的每一个都具有前端逻辑电路以及多个处理单元。前端逻辑电路将获取线程的相应的指令并将指令解码为指令的相应的微代码以及输入操作数和结果地址。多个处理单元中的每一个都将被分配至少一个线程，耦合到所述前端单元，并具有相应的缓冲区以接收并存储线程中的分配给其的至少一个的微代码。多个处理单元中的每一个都还包括：i)对应于由处理器提供的完整指令组的至少一组功能单元，所述至少一组功能单元用于执行其相应的处理单元的接收到的微代码；ii)耦合到所述至少一组功能单元以存储接收到的微代码的操作数以及结果的寄存器；iii)获取输入操作数用于至少一个功能单元执行接收到的微代码的数据获取电路。
-
-
-
-
-
-
-
Search Results
21
records
(took 0.023 seconds)
