一种横向高压功率半导体器件的结终端结构

    公开(公告)号:CN102244092B

    公开(公告)日:2013-01-09

    申请号:CN201110166312.6

    申请日:2011-06-20

    Abstract: 一种横向高压功率半导体器件的结终端结构,属于半导体功率器件技术领域。通过将横向高压功率半导体器件的曲率终端部分的N型漂移区长度缩短,使得N型漂移区与P-well区间隔一定距离,间隔部分以P型衬底代替,相当于引入P型衬底的附加电荷,使得原来的P-well区与N型漂移区构成的pn结处的电场峰值降低,同时在P型衬底与N型漂移区构成的pn结处引入新的电场峰值,而且增大了曲率终端的曲率半径,避免电力线的过于集中,提高器件的击穿电压。其中N型漂移区表面还可与表面RESURF结构或超结结构相结合。本发明可以减小器件曲率终端的宽度,节约器件版图面积,并且与CMOS工艺相兼容,利用本发明可制作性能优良的高压、高速、低导通损耗的横向高压功率器件。

    一种高压驱动电路
    32.
    发明公开

    公开(公告)号:CN102843123A

    公开(公告)日:2012-12-26

    申请号:CN201210316814.7

    申请日:2012-08-31

    Abstract: 一种高压驱动电路,包括高压电平位移电路、高端输出级电路、低端输出级电路、电流源和死区控制电路。本发明提出的高压驱动电路中高端输出级电路高压PMOS管为薄栅氧结构,而不再像传统高压驱动电路那样采用厚栅氧结构;电路只使用四个高压MOS管,相比传统高压驱动电路少使用了两个高压MOS管,大大节约了芯片面积;同时通过引入电流源,减小了高压端电源浮动对电平位移输出信号的影响,提高了电路的可靠性。

    一种集成了采样电阻的电流检测LDMOS器件

    公开(公告)号:CN102779821A

    公开(公告)日:2012-11-14

    申请号:CN201210268621.9

    申请日:2012-07-31

    Abstract: 一种集成了采样电阻的电流检测LDMOS器件,属于半导体功率器件技术领域。包括集成于同一半导体芯片的主功率LDMOS器件(100)、电流检测LDMOS器件(101)和采样电阻(102)。通过控制主功率LDMOS器件和电流检测LDMOS器件的沟道区宽度之比实现电流采样;主功率LDMOS器件和电流检测LDMOS器件共用漏极结构以节省芯片面积;短接主功率LDMOS器件和电流检测LDMOS器件各自的P+接触区和N+接触区,并且将电流检测LDMOS器件的P型体区做在一个N阱中、使得电流检测LDOMS器件的P型体区与衬底完全隔离,实现了电流检测LDMOS器件的源极电压浮动且消除了衬底去偏置效应;另外将采样电阻同时集成可避免外接采样电阻带来的噪声影响,使得电流检测LDMOS器件对主功率LDMOS器件电流进行准确采样。

    一种基于N型外延层的BCD集成器件及其制造方法

    公开(公告)号:CN102201406B

    公开(公告)日:2012-11-07

    申请号:CN201110105986.5

    申请日:2011-04-26

    Abstract: 一种基于N型外延层的BCD集成器件及其制造方法,属于半导体功率器件技术领域。本发明在同一衬底上集成了高压nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN器件,各器件制作于P型衬底表面的P型外延层表面的N型外延层中,并通过P+对通隔离区实现结隔离;在高压器件下方的P型衬底和P型外延层之间具有N型埋层,在低压器件下方的P型外延层和N型外延层之间可有(或没有)N型埋层。本发明通过引入N型埋层实现相同击穿电压下可以使用更低电阻率的硅片作为衬底,避免了采用区熔FZ法制造的单晶硅片带来的芯片制造成本的增加,从而降低了芯片的制造成本。

    一种高压LDMOS器件
    35.
    发明公开

    公开(公告)号:CN102709325A

    公开(公告)日:2012-10-03

    申请号:CN201210210372.8

    申请日:2012-06-25

    Abstract: 一种高压LDMOS器件,属于半导体功率器件技术领域。本发明在常规具有降场层结构的高压LDMOS器件结构基础上,通过提高第一导电类型半导体降场层3的浓度,减小第一导电类型半导体降场层3在器件宽度方向上的面积,即第一导电类型半导体降场层(3)在器件宽度方向上呈现不连续状态,中间周期性间隔着第二导电类型半导体电荷平衡区(16),在不连续的降场层3之间提供了额外的导电通道,增加了电流流动路径的面积,同时导电路径也相对较短;并且可以增加第二导电类型半导体电荷平衡区16的浓度,极大地降低器件导通电阻。与常规具有降场层的高压LDMOS器件相比,本发明导通电阻进一步降低并且并不额外占用芯片面积,本发明可应用于消费电子、显示驱动等多种产品中。

    一种复合功率半导体器件
    36.
    发明公开

    公开(公告)号:CN102593127A

    公开(公告)日:2012-07-18

    申请号:CN201210045619.5

    申请日:2012-02-27

    Abstract: 一种复合功率半导体器件,属于半导体器件技术领域。该器件将将LIGBT、LDMOS以及JFET集成在一起,其中LIGBT与LDMOS形成混合并联结构,LIGBT/LDMOS混合结构与JFET级联。LIGBT/LDMOS混合结构中,LIGBT和LDMOS共用栅极、LIGBT的n+阴极和LDMOS的n+源极共用、LIGBT的P+阳极和LDMOS的n+漏极交替相间分布;LIGBT/LDMOS混合结构的曲率部分为LDMOS结构;LDMOS和JFET共用n+漏极4,JFET的n+源极8做在N阱区6向所述LIGBT/LDMOS混合结构向外延伸的部分中。本发明兼具LIGBT的驱动能力强和LDMOS的速度快的特点,可提供较大的输出电流,其稳定性增强。Double-RESURF技术的采用、JFET的漏极和LDMOS的漏极共用使器件利用尽可能小的芯片面积是实现了高耐压和低导通电阻,基于此功率半导体器件的功率IC的制作成本大大降低。

    一种带有N型埋层的氮化镓电子器件

    公开(公告)号:CN119008685A

    公开(公告)日:2024-11-22

    申请号:CN202411110805.1

    申请日:2024-08-14

    Abstract: 本发明公开了一种带有N型埋层的氮化镓电子器件,其结构包括:衬底、过渡层、缓冲层、N型埋层、第二缓冲层、沟道层、势垒层、p‑GaN层、钝化层、源极金属、漏极金属、栅极金属;本发明通过在缓冲层中引入N型掺杂的埋层,减缓了外界粒子、电荷等进入器件内部造成的漏极附近电场强度升高,有效地增加了器件的抗单粒子烧毁能力,同时也能缓解在其它应力条件下漏极附近电场强度升高,适用于电力电子系统特别是空间电力电子系统的应用场合。

    一种用于抗辐射的TVS器件的制造方法

    公开(公告)号:CN118248548A

    公开(公告)日:2024-06-25

    申请号:CN202410222135.6

    申请日:2024-02-28

    Abstract: 本发明提供一种用于辐射加固瞬态电压抑制器件(TVS)的制造方法,通过对传统硅局部氧化工艺的改良优化,在不影响TVS器件面积、电学特性和电流能力的条件下,显著提升器件的抗辐射性能,抑制TVS器件由于辐射效应导致的漏电流增大和击穿电压降低等不良影响,提高TVS器件在航天、空间应用等辐射环境中的电学特性稳定性。本发明提出的辐射加固TVS器件制造方法与传统工艺兼容,通过刻蚀掉传统硅局部氧化工艺高温快速生长的厚氧化层,并在此之后低温慢速生长厚度为#imgabs0#的薄氧化层,从而达到降低氧化层内缺陷密度、减薄氧化层厚度的目的,使得器件受到辐射的影响大幅度降低。

    一种纵向插入层型GaN HEMT结构
    39.
    发明公开

    公开(公告)号:CN117497583A

    公开(公告)日:2024-02-02

    申请号:CN202311334370.4

    申请日:2023-10-16

    Abstract: 本发明提供一种纵向插入层型GaN HEMT结构,包括:P‑Si衬底、AlN过渡层、GaN Buffer层、GaN Channel层、AlGaN势垒层、p‑GaN层、栅源侧钝化层、栅漏侧钝化层、AlN纵向插入层、源极金属、漏极金属、栅极金属,本发明通过纵向插入AlN层,在不显著降低器件击穿电压的情况下,有效的增加了器件的抗SEB能力,十分适用于空间电力电子系统的应用场合。

    具有瞬时剂量率辐射加固结构的横向SOI高压器件

    公开(公告)号:CN110190121B

    公开(公告)日:2023-04-25

    申请号:CN201910456675.X

    申请日:2019-05-29

    Abstract: 本发明提供一种具有瞬时剂量率辐射加固结构的横向SOI高压器件,包括第二型掺杂杂质半导体衬底、第一型掺杂杂质漂移区、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质源区、第一型掺杂杂质阱区、第一型掺杂杂质漏区、栅氧化层、埋氧层、栅电极、源电极和漏电极;多个绝缘埋层覆盖第一型掺杂杂质漂移区和第二型掺杂杂质阱区的交界处;本发明提供的横向高压器件可减少瞬时光电流的产生并避免寄生效应引起器件的烧毁,以此来提高器件抗瞬时剂量率辐射的能力。

Patent Agency Ranking