-
公开(公告)号：CN109427886A
公开(公告)日：2019-03-05
申请号：CN201710743941.8
申请日：2017-08-25
Applicant: 比亚迪股份有限公司
Abstract: 本发明提出了MOSFET及制备方法、电子设备、车辆。该MOSFET包括：衬底，所述衬底是由SiC形成的；漂移层，所述漂移层设置在所述衬底上；栅槽，所述栅槽设置在所述漂移层中；栅极氧化层，所述栅极氧化层设置在所述栅槽的底面以及侧壁上；栅极，所述栅极填充在所述栅槽中，所述栅极设置在所述栅极氧化层远离所述飘移层的一侧；源极区以及接触区，所述源极区以及所述接触区设置在所述漂移层的顶部，所述源极区以及所述接触区位于所述栅槽的一侧，所述源极区靠近所述栅槽设置；阱区，所述阱区设置在所述漂移层中，且位于所述源极区以及所述接触区下方；以及漏极，所述漏极设置在所述衬底下方。由此，可以提高器件沟道迁移率，保护栅极氧化层。
-
公开(公告)号：CN107785417A
公开(公告)日：2018-03-09
申请号：CN201610719335.8
申请日：2016-08-25
Applicant: 比亚迪股份有限公司
Abstract: 本发明提出了一种碳化硅功率器件及其制造方法，该碳化硅功率器件通过在所述元胞区的外延区的上表面和所述终端区的外延层的上表面同时形成有位于同一平面上栅氧化层，而且所述栅氧化层的上表面有多个通过不完全刻蚀栅极材料层并对所述刻蚀后的栅极材料层进行热氧化后形成的相互隔离的栅极，通过热氧化所述刻蚀栅极材料层形成热氧化层，所述热氧化层覆盖在所述栅氧化层和栅极的上表面，使得不需要对栅氧化层进行刻蚀而造成损伤，同时消除了在形成绝缘介质层或热氧化层时与栅极之间形成的间隙。
-
公开(公告)号：CN107731889A
公开(公告)日：2018-02-23
申请号：CN201610662979.8
申请日：2016-08-12
Applicant: 比亚迪股份有限公司
IPC: H01L29/06 , H01L29/778 , H01L21/336
CPC classification number: H01L29/778 , H01L29/0688 , H01L29/66431
Abstract: 本发明公开了一种高电子迁移率半导体器件及其制备方法，所述高电子迁移率半导体器件器件包括：衬底(1)，上部间隔设置有第一P型注入区(2L)和第二P型注入区(2R)，所述第二P型注入区(2R)位于所述第一P型注入区(2L)的右侧；所述衬底(1)还包括位于所述第一P型注入区(2L)和所述第二P型注入区(2R)之间的N道沟(10)；所述高电子迁移率半导体器件器件还包括第一源极(6L)、第二源极(6R)、第一漏极(8)、第一半导体层(LS)、第二半导体层(RS)、第一栅极(7L)、第二栅极(7R)和第二漏极(11)。本发明提供的高电子迁移率半导体器件能够增大耐压性能。
-
公开(公告)号：CN103359677B
公开(公告)日：2015-11-25
申请号：CN201210087021.2
申请日：2012-03-29
Applicant: 比亚迪股份有限公司
Abstract: 本发明提供一种红外探测器封装结构及其制作方法，所述方法包括在衬底的同一表面上形成红外光反射层和底接触电极，在所述红外光反射层和底接触电极上形成由探测器第一牺牲层释放后的第一空间层，在所述第一空间层上部分覆盖敏感材料探测层，在所述敏感材料探测层上形成金属电极层，在所述金属电极层的孔洞处设置与底接触电极接触的金属桥柱，在第一空间层、金属电极层和金属桥柱上形成由探测器第二牺牲层释放后的第二空间层，在所述第二空间层四周边缘形成吸气剂层，在吸气剂层和第二空间层上形成第一封装薄膜层，对探测器第一和第二牺牲层释放，在第一封装薄膜层上形成第二封装薄膜层。本发明封装方法能够降低生产成本。
-
公开(公告)号：CN104733523A
公开(公告)日：2015-06-24
申请号：CN201310703148.7
申请日：2013-12-19
Applicant: 比亚迪股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/78 , H01L29/0696 , H01L29/66477
Abstract: 本发明公开了一种MOSFET功率器件及其形成方法，其中该MOSFET功率器件包括：衬底；外延层；形成在外延层中的多个条形的MOSFET元胞，多个元胞沿第一方向相互平行，每个元胞包括源区、栅结构和第一阱区，第一阱区位于源区的下方；形成在外延层中的多个第二阱区，多个第二阱区沿第二方向相互平行，第一方向与第二方向在与衬底平行的平面上互成预设角度，第一阱区和第二阱区掺杂的类型相同，通过多个第二阱区连通多个第一阱区；以及栅连接件，栅连接件位于第二阱区内或第二阱区上，栅连接件用于连接第二阱区所经过的栅结构。本发明的MOSFET功率器件，发生击穿时具有较强阱区泄放电流的能力，器件雪崩能力良好；能够均匀快速开启；不受元胞尺寸缩小的限制，结构简单。
-
Patent Agency Ranking
公开(公告)号：CN104340952A
公开(公告)日：2015-02-11
申请号：CN201310345369.1
申请日：2013-08-09
Applicant: 比亚迪股份有限公司
IPC: B81C1/00
Abstract: 本发明公开了一种MEMS圆片级真空封装方法，该方法包括以下步骤：制作芯片圆片，芯片圆片包括：基底、MEMS、位于MEMS外围的第一焊料环、形成在第一焊料环之外的电极，其中MEMS和电极通过基底表面的连接层相连；制作盖板圆片，盖板圆片的正面包括与MEMS尺寸位置相对应的凹腔、与第一焊料环尺寸位置对应的第二焊料环，盖板圆片的背面包括与最终制备器件的边缘对应的第一划片标记，和与最终制备相邻MEMS器件中间对应的第二划片标记；将芯片圆片与盖板圆片对准并键合；以及沿着第一划片标记划断盖板圆片，沿第二划片标记划断盖板圆片和芯片圆片。本方法具有密封性好、电极引出方便、工艺简便易行的优点。本发明还公开了一种MEMS圆片级真空封装结构。
-
公开(公告)号：CN103824883A
公开(公告)日：2014-05-28
申请号：CN201210467865.X
申请日：2012-11-19
Applicant: 比亚迪股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7827 , H01L29/0638 , H01L29/66666
Abstract: 本发明提出了一种具有终端耐压结构的沟槽MOSFET的及其制造方法，该沟槽MOSFE在元胞区内和终端区内分别形成有沟槽，终端区的沟槽为至少两个环绕元胞区的封闭的环形沟槽，靠近元胞区的至少一个环形沟槽为隔离环，该隔离环与零电位连接，靠近划片道的至少一个环形沟槽为截止环，该截止环与划片道连接。本发明的具有终端耐压结构的沟槽MOSFET的隔离环与零电位连接，能够有效抑制漏电；截止环与划片道连接，使载流子不会沿着截止环积累，提高了该终端耐压结构的隔离效果和耐压效果。本发明的制造方法在不增加工艺复杂度的前提下，解决三层光刻工艺制备的沟槽MOSFET的耐压和漏电问题，减小了沟槽MOSFET的横向漏电，提高了器件的耐压，简化了工艺过程，降低了制造成本。
-
公开(公告)号：CN103489901A
公开(公告)日：2014-01-01
申请号：CN201210190898.4
申请日：2012-06-11
Applicant: 比亚迪股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/7811 , H01L29/0653 , H01L29/0661 , H01L29/407 , H01L29/41766 , H01L29/42372 , H01L29/4238 , H01L29/66727 , H01L29/66734 , H01L29/7813 , H01L29/7827 , H01L29/401 , H01L29/4236 , H01L29/66666
Abstract: 本发明提供一种利用沟槽工艺形成的半导体结构及其形成方法，通过设置与栅极沟槽连接的栅极引出沟槽，该栅极引出沟槽通过栅极接触孔与栅极金属电极接触，替代传统的栅极接触沟槽与栅极金属电极直接接触的结构，形成该半导体结构仅需要使用三次掩膜：沟槽掩膜、接触孔掩膜、金属层掩膜。相对于传统的五次掩膜工艺，在不降低器件性能的同时，大大减少MOSFET器件制造过程中的掩膜次数，降低工艺复杂度，降低成本，减少器件的制造时间，提供生产效率。
-
公开(公告)号：CN102034707B
公开(公告)日：2014-01-01
申请号：CN200910110735.9
申请日：2009-09-29
Applicant: 比亚迪股份有限公司
IPC: H01L21/331 , H01L21/266
Abstract: 本发明提供了一种IGBT的制作方法。本发明利用多晶硅层作为两次掩模得到具有改善闩锁效应的IGBT，第一次多晶硅层作掩模时，注入第一导电类型杂质离子，形成重掺杂的阱区；第二次多晶硅层作掩模时，与源区光罩同时作用，注入第二导电类型的杂质离子，形成源区；该作为第二次掩模的多晶硅层是在作为第一次掩模的多晶硅层经过湿法蚀刻得到的，这样使得源区下的阱区浓度保持高而均匀的分布，克服了沟道区的浓度过高而无法形成反型层和阈值过高的问题，同时省略传统工艺中的P+阱这层工艺掩模，有利的减小了元胞的尺寸，以及避开了工艺掩模的对准问题。
-
公开(公告)号：CN103094100A
公开(公告)日：2013-05-08
申请号：CN201110332623.5
申请日：2011-10-28
Applicant: 比亚迪股份有限公司
IPC: H01L21/329
Abstract: 本发明涉及半导体领域，特别涉及一种形成肖特基二极管方法，包括以下步骤：a）提供第一导电类型第一半导体层；b）于第一半导体层中形成第二导电类型保护环,以及多个相互间隔且位于保护环内第二导电类型掩埋区；c)于第一导电类型第一半导体层中形成多个相互间隔的沟槽，所述沟槽位于所述掩埋区之上，单个沟槽的纵截面宽度等于或大于单个掩埋区纵截面宽度；d)于第一导电类型第一半导体层之上和沟槽中形成金属层；e)于金属层上和第一导电类型第一半导体层的背面形成金属电极。本发明肖特基二极管工艺成本和难度低，且导通压降小。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.035 seconds)
