公开(公告)号：CN102790078A

公开(公告)日：2012-11-21

申请号：CN201210059960.6

申请日：2012-03-08

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  新井雅俊 ,  铃木诚和子 ,  松田正

IPC: H01L29/417 ,  H01L29/872 ,  H01L21/28 ,  H01L21/329

CPC classification number: H01L29/66136 ,  H01L29/0623 ,  H01L29/0692 ,  H01L29/66143 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872 ,  H01L29/8725

Abstract: 实施方式的半导体装置包括第1半导体区域、第1电极、第2半导体区域和第2电极。第1半导体区域是包含第1部分和第2部分的第1导电型的半导体区域，所述第1部分具有第1主表面，所述第2部分在第1主表面上沿着和第1主表面正交的第1方向而延伸存在。第1电极包含第3部分，该第3部分是和第2部分对置而设的金属区域。第1电极设为和第1半导体区域分离。第2半导体区域设于第2部分和第3部分之间。第2半导体区域包含杂质浓度低于第1半导体区域的第1浓度区域。第2半导体区域和第3部分实现肖特基结。第2半导体区域为第1导电型的半导体区域。第2电极设于和第1部分的第1主表面相反一侧。第2电极和第1部分相互导通。

公开(公告)号：CN102694034A

公开(公告)日：2012-09-26

申请号：CN201110301089.1

申请日：2011-08-31

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  新井雅俊 ,  铃木诚和子

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/7813 ,  H01L29/0619 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/7806 ,  H01L29/872 ,  H01L29/8725

Abstract: 本发明提供—种半导体装置，其具有：第一导电型的半导体层、多个第一沟槽、绝缘层、导电层、第一半导体扩散层、及阳极电极。半导体层，形成于半导体基板上，且具有比第一杂质浓度小的第二杂质浓度；多个第一沟槽，以从半导体层的上表面向下方延伸的方式形成于半导体层中；导电层，以隔着绝缘层埋入第一沟槽的方式形成，且从半导体层的上表面向下方延伸到第一位置；第一半导体扩散层，从位于多个第一沟槽之间的半导体层的上表面起而到达第二位置，且具有比第二杂质浓度小的第三杂质浓度；阳极电极，与第一半导体扩散层进行肖特基接合。从半导体层的上表面到第二位置的长度为从半导体层的上表面到第一位置的长度的1/2以下。