公开(公告)号：CN101329898A

公开(公告)日：2008-12-24

申请号：CN200810130277.0

申请日：2008-06-23

Applicant: 株式会社东芝

Inventor： 大泽隆

IPC: G11C11/401 ,  G11C11/406 ,  H01L27/12 ,  H01L29/78

CPC classification number: G11C11/404 ,  G11C11/406 ,  G11C11/40615 ,  G11C2211/4016 ,  G11C2211/4065 ,  H01L29/7841

Abstract: 本发明涉及一种存储器驱动方法和半导体存储装置。本公开涉及一种驱动存储器的方法，所述存储器包括存储器单元、位线和字线，每个存储器单元具有源极、漏极和浮体，所述方法包括执行刷新操作，以恢复所述存储器单元的第一逻辑数据的劣化和所述存储器单元的第二逻辑数据的劣化，其中在所述刷新操作中，当所述浮体处的电位大于临界值时，注入到所述浮体中的载流子的数量大于从所述浮体中流出的载流子的数量，并且当所述浮体处的电位小于所述临界值时，注入到所述浮体中的载流子的数量小于从所述浮体中流出的载流子的数量。

公开(公告)号：CN100405603C

公开(公告)日：2008-07-23

申请号：CN200510096685.5

申请日：2005-08-31

Applicant: 株式会社东芝

Inventor： 大泽隆

IPC: H01L27/12 ,  H01L27/108

CPC classification number: H01L29/7322 ,  H01L27/1203 ,  H01L29/735 ,  H01L29/8611

Abstract: 一种半导体集成器件，其包括：具有支撑衬底和埋入式绝缘膜的SOI(绝缘体上硅)衬底；在SOI衬底上彼此分开形成的NMOSFET、PMOSFET和FBC(浮体元件)；沿着NMOSFET下方支撑衬底中的埋入式绝缘膜形成的p型第一阱扩散区；沿着PMOSFET下方支撑衬底中的埋入式绝缘膜形成的n型第二阱扩散区；以及沿着FBC下方支撑衬底中的埋入式绝缘膜形成的导电类型的第三阱扩散区。

公开(公告)号：CN101136241A

公开(公告)日：2008-03-05

申请号：CN200710147753.5

申请日：2007-08-28

Applicant: 株式会社东芝

Inventor： 大泽隆

IPC: G11C11/34 ,  G11C7/22 ,  G11C7/06

CPC classification number: G11C7/1027 ,  G11C7/12 ,  G11C11/404 ,  G11C11/4091 ,  G11C11/4094 ,  G11C2207/005 ,  G11C2211/4016

Abstract: 半导体存储装置，具备：具有栅极、源极和漏极，借助于在上述源极和上述漏极之间流动的电流写入数据的多个存储单元；连接到上述存储单元的栅极上的多条字线；连接到上述存储单元的漏极上的多条位线；通过上述位线检测上述存储单元的数据，通过上述位线向上述存储单元写入数据，并锁存所读出的数据或应当写入的数据的多个读出放大器；从上述读出放大器连接或切断上述位线的多个传输门电路，在向连接到上述字线中被激活的字线的多个上述存储单元连续地写入数据的串行存取的期间内，在与该多个存储单元对应的多个上述读出放大器锁存了数据之后，上述多个传输门电路把该多个读出放大器与该多个读出放大器所对应的多条位线连接起来。

公开(公告)号：CN1758374A

公开(公告)日：2006-04-12

申请号：CN200510096687.4

申请日：2005-08-31

Applicant: 株式会社东芝

Inventor： 大泽隆

IPC: G11C11/401 ,  G11C11/407 ,  H01L27/108

CPC classification number: G11C11/406

Abstract: 根据本发明的一种实施方案的半导体存储装置包括：需要刷新操作的存储单元；以及当用于从存储单元读出或写入到存储单元中的外部存取被请求时挂起刷新操作的刷新控制电路。

公开(公告)号：CN1744321A

公开(公告)日：2006-03-08

申请号：CN200510096685.5

申请日：2005-08-31

Applicant: 株式会社东芝

Inventor： 大泽隆

IPC: H01L27/12 ,  H01L27/108

CPC classification number: H01L29/7322 ,  H01L27/1203 ,  H01L29/735 ,  H01L29/8611

Abstract: 一种半导体集成器件，其包括：具有支撑衬底和包埋绝缘膜的SOI(绝缘体上硅)衬底；在SOI衬底上彼此分开形成的NMOSFET、PMOSFET和FBC(浮体元件)；沿着NMOSFET下方支撑衬底中的包埋绝缘膜形成的p型第一阱扩散区；沿着PMOSFET下方支撑衬底中的包埋绝缘膜形成的n型第二阱扩散区；以及沿着FBC下方支撑衬底中的包埋绝缘膜形成的导电类型的第三阱扩散区。

公开(公告)号：CN1242413C

公开(公告)日：2006-02-15

申请号：CN02121788.2

申请日：2002-05-31

Applicant: 株式会社东芝

Inventor： 藤田胜之 ,  大泽隆

IPC: G11C11/40 ,  G11C11/4063 ,  H01L27/105

CPC classification number: G11C7/06

Abstract: 本发明公开一种具有根据单元电流的有无或大小来判定数据的电流读出型存储单元的半导体存储器，其具备：存储单元阵列；发生基准电流的基准电流发生电路；参照电位发生电路，根据基准电流发生电路发生的基准电流，在参照节点上发生参照电位；第1读出电路，根据所选择的存储单元的单元电流生成输出电流，并根据该输出电流和基准电流，在读出节点上发生数据电位；第2读出电路，比较读出节点的数据电位与参照节点的参照电位，检测出上述所选择的存储单元所保持的数据；以及被设置在第1读出电路与位线之间的箝位电路。

公开(公告)号：CN1469482A

公开(公告)日：2004-01-21

申请号：CN03149420.X

申请日：2003-06-18

Applicant: 株式会社东芝

Inventor： 大泽隆

IPC: H01L27/105

CPC classification number: G11C11/4091 ,  G11C11/4097 ,  G11C2207/005 ,  H01L29/7841

Abstract: 一种半导体存储器件，包括沿第一方向提供的字线，沿与第一方向交叉的第二方向提供的位线和在字线和位线的交叉点提供的存储单元，每个存储单元包括一个MISFET，其中每个存储单元以阈值电压差的形式存储数据，沿第二方向提供参考位线，在字线和参考位线的交叉点提供参考单元，由与要从中读出数据的存储单元相同的字线激活2N(其中N为自然数)个参考单元，以产生参考电流，数据读出电路根据参考电流和流过要从中读出数据的存储单元的单元电流从存储单元中读出数据。

公开(公告)号：CN1388586A

公开(公告)日：2003-01-01

申请号：CN02141082.8

申请日：2002-04-26

Applicant: 株式会社东芝

Inventor： 渡边伸一 ,  大泽隆 ,  须之内一正 ,  竹川阳一 ,  梶山健

IPC: H01L27/10 ,  H01L29/78 ,  H01L21/8239

CPC classification number: H01L21/823481 ,  H01L21/763

Abstract: 一种半导体器件,包括:形成在半导体衬底的表层部的MOS晶体管的漏·源区,形成在所述半导体衬底的所述漏·源区之间的沟道区的表面上的栅绝缘膜,形成在所述栅绝缘膜上的栅电极;多个沟型元件隔离区,通过在所述半导体衬底的表层部中形成的多个沟的内壁上形成绝缘膜而形成;背栅电极导电体,被埋入在所述多个沟型元件隔离区中的至少一侧沟型元件隔离区的所述沟内部,通过施加规定的电压,使所述MOS晶体管的所述沟道区以下的区域耗尽。

公开(公告)号：CN1111824A

公开(公告)日：1995-11-15

申请号：CN94119571.6

申请日：1994-12-21

Applicant: 株式会社东芝

Inventor： 行川敏正 ,  大泽隆

IPC: H01L27/104

CPC classification number: H03K19/1732

Abstract: 本发明半导体集成电路装置，即使因动作模式不同使电连于端子上的内部信号线的数目发生了变化，连接端子的电学特性也不会发生显著的变化。该装置具备有多个焊盘2—1～2—4和设于每个焊盘上的缓冲区6—1～6—4。它还具备切换开关8，根据动作模式，把从1个缓冲器6—1～6—4输出的电信号切换到内部信号线10—1～10—4中的任一信号线或者切换到多条信号线进行传送。把开关8设于缓冲器装置6—1～6—4的后级。

公开(公告)号：CN1963945B

公开(公告)日：2012-03-21

申请号：CN200610146339.8

申请日：2006-11-10

Applicant: 株式会社东芝

Inventor： 大泽隆

IPC: G11C11/401 ,  G11C11/409 ,  G11C11/4074 ,  G11C11/4096 ,  G11C7/10

CPC classification number: G11C11/4099 ,  G11C7/12 ,  G11C7/14 ,  G11C11/404 ,  G11C11/4094 ,  G11C2207/002 ,  G11C2211/4016

Abstract: 一种半导体存储器件，包括具有浮体的存储单元；连接到存储单元的栅的字线；连接到存储单元的并传输存储于存储单元中的数据的数据位线；传输参考电压的参考位线；连接到数据位线的并传输存储单元中数据的数据读出节点；连接到参考位的并传输参考电压的参考读出节点；分别连接在数据位线和数据读出节点之间以及在参考位线和参考读出节点之间的多个传输门；以及连接到数据读出节点和参考读出节点的每个的并由导电类型跟存储单元相同的晶体管构成的电流负载电路。