公开(公告)号：CN105262655B

公开(公告)日：2018-08-07

申请号：CN201510586250.2

申请日：2015-09-16

Applicant: 复旦大学

Inventor： 尹文波 ,  王伶俐 ,  梁伟 ,  康萍 ,  仇进

IPC: H04L12/40

Abstract: 本发明属于现场总线技术领域,具体为种可兼容CAN2.0总线的具有高速率的通信方法。本发明采用CAN2.0的帧格式进行数据通信,在每帧的数据场,使用倍频时序,使得数据场中具有更多的比特的数据位;为兼容CAN2.0协议,这些数据位不全部使用,采用特殊的编码方式使用倍频之后的比特位,从而得到增强型CAN总线的通信方法。本发明方法在CAN2.0总线的基础上,实现了更高速率的通信,并能兼容CAN2.0总线网络,使得同个总线网络中可以同时实现不同速率的通信,能很好的满足当今日益复杂的电子设备通信需求。在现场可编程逻辑阵列器件上的验证结果表明,该通信方法切实可行。

公开(公告)号：CN103914580B

公开(公告)日：2017-07-11

申请号：CN201310323430.2

申请日：2013-07-29

Applicant: 复旦大学

Inventor： 王伶俐 ,  周学功 ,  童家榕 ,  黄郑 ,  陈帅 ,  张作舟

IPC: G06F17/50

Abstract: 本发明属于电子技术领域，涉及一种用于对FPGA电路的可编程位流文件进行仿真的方法。本发明针对FDP系列的FPGA器件，使用Verilog语言对其自身功能统一进行多层次硬件建模，包括CLB、IOB和互连资源等，并在能够进行Verilog仿真的商业工具中进行仿真验证，能够实现编程数据下载和配置功能。本方法能在可编程逻辑器件的设计过程中快速验证其电路功能，并且向使用FPGA的用户提供FPGA仿真方法，能同FPGA芯片设计和应用电路设计流程无缝衔接。本方法可用于FPGA芯片流片前的设计阶段，流片后的FPGA芯片测试阶段，以及用户使用FPGA芯片进行电路设计阶段对FPGA位流文件进行仿真与验证，快速验证FPGA电路或用户电路功能的正确性。

公开(公告)号：CN101995546B

公开(公告)日：2013-02-27

申请号：CN201010545055.2

申请日：2010-11-16

Applicant: 复旦大学

Inventor： 王伶俐 ,  王颖 ,  周学功 ,  童家榕 ,  包杰

IPC: G01R31/317 ,  G01R31/3183

Abstract: 本发明属于电子技术领域，具体为一种基于边界扫描的可编程逻辑器件自动测试系统与方法。所述测试方法包括芯片配置文件的生成、下载配置FPGA芯片、测试向量的生成和加载，以及测试结果比较等，并构建了相应的测试系统，全部实现自动化。本发明由软件自动生成用户待测项目的测试向量，结合JTAG自动下载测试软件实现对用户电路的硬件功能在线测试。使用脚本化测试环境，使得一系列繁琐的人工测试操作转化为全自动的软件流程，大大提升测试的速度和准确性。

公开(公告)号：CN101888240B

公开(公告)日：2012-10-24

申请号：CN200910050942.X

申请日：2009-05-11

Applicant: 复旦大学

Inventor： 王伶俐 ,  周学功 ,  来金梅 ,  童家榕

IPC: H03K19/177

Abstract: 本发明属于可编程器件结构技术领域，具体涉及一种现场可编程逻辑阵列(FPGA)的通用互连盒(GRB)结构。本发明GRB结构不仅提供了水平互连资源与垂直互连资源之间的连接，也提供了CLB/IOB同互连资源的连接以及CLB/IOB管脚之间的直接连接。与现有技术普遍使用的VPR工具所描述CB/SB布线结构以及CS-box结构相比，本通用开关盒能够更好地提高FPGA性能。实验结果表明，具有GRB结构的FPGA同CB/SB结构FPGA相比，在增加10.9％的开关使用情况下，能得到17.5％性能上的优化。