-
公开(公告)号：CN111126580B
公开(公告)日：2023-05-02
申请号：CN201911141136.3
申请日：2019-11-20
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种采用Booth编码的多精度权重系数神经网络加速芯片运算装置。本发明装置包括：Booth编码存储模块，用于存储经过Booth编码后的权重系数矩阵；一维部分积产生单元阵列，用于根据Booth编码对特征值进行对应的操作，输出部分积；加法树，用于对同一时刻不同部分积产生模块产生的结果进行求和；一个带可配置移位器的累加器，用于累加不同时刻加法树的输出。通过控制累加器中移位器的移位位数，本装置可以实现多种精度权重系数的乘累加运算。此装置避免了高精度运算单元在实现低精度运算时硬件利用率低下的问题，可以提高深度神经网络加速芯片在处理低精度权重系数神经网络时的吞吐率。
-
公开(公告)号：CN109167577B
公开(公告)日：2022-04-12
申请号：CN201811000364.4
申请日：2018-08-30
Applicant: 复旦大学
IPC: H03F1/26
Abstract: 本发明属于集成电路技术领域，具体为具有包络检测功能的低噪声放大器。该具有包络检测功能的低噪声放大器在低噪声放大器的基础上添加了一条包络检测支路，它可以在输入信号被放大前提取包络，改变输入偏置电压，从而抑制带内干扰，同时保持较小的噪声系数和低功耗，并且适合长距离的无线应用。该低噪声放大器还可级联使用，进一步增加信号干扰比。为了减少PVT变化导致的非恒定包络干扰，还提出了一种包络反馈环路，可以自动校准输出包络。这种具有包络检测功能的低噪声放大器同时兼顾电压动态范围和噪声性能两个重要指标，为无线网络应用的多网络共存提供了前提条件。
-
公开(公告)号：CN109284824B
公开(公告)日：2021-07-23
申请号：CN201811024320.5
申请日：2018-09-04
Applicant: 复旦大学
IPC: G06N3/063
Abstract: 本发明属于集成电路技术领域，具体为一种基于可重构技术的用于加速卷积与池化运算的装置。本发明装置包括：可重构运算单元、卷积权重存储模块，特征值存储模块，控制模块；可重构运算模块在控制模块的控制下，从特征值存储模块中读取特征值，进行卷积运算、或最大池化运算、或平均池化运算后，将结果写回特征值存储模块。本发明克服了现有技术的用于卷积和池化运算的运算装置中需要多个不同部件分别处理卷积和池化运算的技术问题，节省了电路面积和功耗，提高了系统能效。
-
公开(公告)号：CN107817708B
公开(公告)日：2020-07-07
申请号：CN201711131564.9
申请日：2017-11-15
Applicant: 复旦大学
IPC: G05B19/04
Abstract: 本发明属于集成电路技术领域，具体为一种高兼容性可编程神经网络加速阵列。该阵列采用可重构性架构，包含一个中央控制器、一个特征向量发射器以及若干个神经网络计算单元片；所述计算单元片含有可编程乘加单元、可编程激活单元、单元片控制器等基本的神经网络计算模块，加速阵列通过可编程通信路由进行任意单元片间的通信。该可编程神经网络加速阵列可兼容多种神经网络算法，同时又不失去高能效，适合应用于各类深度学习智能系统中。
-
公开(公告)号：CN111126593A
公开(公告)日：2020-05-08
申请号：CN201911083419.7
申请日：2019-11-07
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种可重构的自然语言深度卷积神经网络加速器。本发明加速器是基于时间序列输入的，包括：多组可重构的计算单元向量，用于实现不同尺寸卷积核的计算；多组多输入加法树，用于求和不同输入通道的乘法结果；一个输入特征图存储单元；多组输出特征图存储单元，用于存储计算过程中的中间结果以及最终的输出特征值；一个控制单元，用于配置计算单元向量、计算流程以及数据流向。本加速器特意针对输入的语言时间序列进行优化，避免当前输入序列小于空洞卷积感受野时的重复计算与计算暂停的问题；同时可重构的计算单元向量可以实现不同尺寸的卷积核计算。
-
Patent Agency Ranking
公开(公告)号：CN110138346A
公开(公告)日：2019-08-16
申请号：CN201910411904.6
申请日：2019-05-17
Applicant: 复旦大学
Abstract: 本发明提供的一种提高噪声性能的电容耦合型斩波仪表放大器，将输入斩波电路、运算放大电路、伪电阻偏置电路、电极失调消除环路与一数字电极失调消除模块相结合，使得原来的电极失调消除环路可以采用较小的失调消除电容也能够保持电路系统相当的输入失调消除能力和系统极点位置，弱化了电极失调消除环路积分器的极点设计压力，并且较小的失调消除电容极大地衰减了电极失调消除环路的系统等效输入参考噪声，从而提高了电路的噪声性能。
-
公开(公告)号：CN110048521A
公开(公告)日：2019-07-23
申请号：CN201910450681.4
申请日：2019-05-28
Applicant: 复旦大学
Abstract: 本发明提供一种基于差分直流压泵的无线能量接收机，包含：接收模块，转换电磁能为交流电能；启动模块，连接接收模块，用于生成控制信号φ1、φ2；整流输出模块，连接接收模块，包含若干个级联的整流器；差分直流压泵模块，包含电容CT1、CT2和若干个开关，CT1、CT2通过所述若干个开关连接整流输出模块，启动模块分别为CT1、CT2提供初始电能，控制信号φ1、φ2驱动所述开关通断，实现电容CT1的电压交替叠加在后级整流器的正相支路起点电压上，并实现电容CT2上的电压转换成负压后交替叠加在后级整流器的反相支路起点电压上。本发明中的无限能量接收机可更快速的接收无线能量，在接能量一样的情况下提升输出的电压，提高了无线能量接收灵敏度。
-
公开(公告)号：CN109981060A
公开(公告)日：2019-07-05
申请号：CN201910195447.1
申请日：2019-03-14
Applicant: 复旦大学
Abstract: 本发明属于模拟电路信号处理技术领域，具体为一种改善电容耦合型斩波仪表放大器噪声和输入阻抗的方法。本发明方法是在电容耦合型斩波仪表放大器结构的主运放虚地点加入负电容来实现电路性能的改善。加入负电容之后，使得电路中等效输入噪声和输入阻抗之间的折中得到了缓和，弱化了寄生电容的影响，使得采用较小的输入电容也能够保持电路相当的噪声水平。负电容在虚地点的使用达到了减小噪声的效果，同时提高了输入阻抗。
-
公开(公告)号：CN109284824A
公开(公告)日：2019-01-29
申请号：CN201811024320.5
申请日：2018-09-04
Applicant: 复旦大学
IPC: G06N3/063
Abstract: 本发明属于集成电路技术领域，具体为一种基于可重构技术的用于加速卷积与池化运算的装置。本发明装置包括：可重构运算单元、卷积权重存储模块，特征值存储模块，控制模块；可重构运算模块在控制模块的控制下，从特征值存储模块中读取特征值，进行卷积运算、或最大池化运算、或平均池化运算后，将结果写回特征值存储模块。本发明克服了现有技术的用于卷积和池化运算的运算装置中需要多个不同部件分别处理卷积和池化运算的技术问题，节省了电路面积和功耗，提高了系统能效。
-
公开(公告)号：CN105826994B
公开(公告)日：2018-11-13
申请号：CN201610163509.7
申请日：2016-03-19
Applicant: 复旦大学
Abstract: 本发明属于集成电路设计技术领域，具体为一种基于动态阻抗匹配技术的射频能量采集系统。本发明系统是在现有射频能量采集系统的基础上增加可配置匹配网络模块、整流器输出电压检测模块、充电电流检测模块和匹配网络配置位产生模块组成，其中匹配网络配置位产生模块用于切换电压采样和电流采样两种工作模式，并根据所采样得到的电压和电流值确定匹配网络的调整方式。本发明通过在能量采集过程中实时监测谐振腔的匹配状况并进行电路等效阻抗的调节，使谐振腔始终处于理想的匹配状态，从而在较大的输入频带和入射能量范围内实现较高效率的射频能量采集。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.024 seconds)
