公开(公告)号：CN110265547B

公开(公告)日：2020-12-22

申请号：CN201910512415.X

申请日：2019-06-13

Applicant: 复旦大学

Inventor： 陈琳 ,  王天宇 ,  何振宇 ,  孙清清 ,  张卫

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明属于半导体技术领域，具体为一种基于CMOS后端工艺的柔性3D存储器的制备方法。本发明包括以下步骤：提供柔性衬底；利用硬掩膜，采用低温溅射方法生长第一电极；在第一电极上形成阻变功能层；利用硬掩膜，采用低温溅射方法生长第二电极；在第二电极上形成阻变功能层；交替重复上述两步骤，形成具有多层阻变功能层的柔性3D存储器，其中，位于各层的第一电极的位置不相重叠，位于各层的第二电极的位置不相重叠，并且位于顶层的第二电极形成后，不再形成阻变功能层。本发明简化了工艺过程，降低了成本；制备过程全采用CMOS后端生产工艺，为柔性3D存储器的进一步发展应用提供基础。

公开(公告)号：CN110416084A

公开(公告)日：2019-11-05

申请号：CN201910618157.3

申请日：2019-07-10

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  王晨 ,  田梓良 ,  何振宇 ,  顾正豪 ,  李涵 ,  甘露荣 ,  陈琳 ,  孙清清

IPC: H01L21/336 ,  H01L29/788 ,  H01L29/423 ,  H01L29/51

Abstract: 本发明属于集成电路制造技术领域，具体为一种高K/金属栅结构的半浮栅晶体管及其制备方法。本发明制备方法包括：在P型衬底的上部形成N型轻掺杂区；在轻掺杂区中刻蚀形成U型槽；在衬底表面以及U型槽表面形成栅氧化层；刻蚀所述栅氧化层；沉积栅极多晶硅层，对栅极多晶硅层进行P型离子注入并退火激活；刻蚀栅极多晶硅层；形成高K介质层；在高K介质层上沉积金属栅；定义源区和漏区的位置，对金属栅、高K介质层、栅极多晶硅层以及栅氧化层分别进行刻蚀；生长栅极侧墙；对源区、漏区进行自对准N型离子注入，并退火激活。本发明的采用高K/金属栅结构，减小了栅介质层的量子隧穿效应，改善了半浮栅晶体管的栅极漏电及其引起的功耗。

公开(公告)号：CN108649041A

公开(公告)日：2018-10-12

申请号：CN201810336841.8

申请日：2018-04-16

Applicant: 复旦大学

Inventor： 陈琳 ,  王天宇 ,  何振宇 ,  孙清清 ,  张卫

IPC: H01L27/146

Abstract: 本发明属于半导体技术领域，具体为一种基于复合互连衬底的芯片封装结构及其方法。本发明的芯片封装结构，包括：具有上下两个凹槽的基板；芯片贴合在底部凹槽中；顶部凹槽中注入有塑模材料；第一引线柱若干根，分设于基板底部凹槽内侧；第二引线柱若干根，分设于芯片四周，第一引线柱与第二引线柱一一对应，且两者贴合；以及封装用光学玻璃。本发明通过带有凹槽的基板将芯片黏合至底部凹槽中，所得结构相比传统的四方无引脚扁平封装可减少25%的体积；利用铜柱作为接合垫取代传统的引线框架，使基板制造与成型在一步工艺完成，从而满足高密度封装要求；本发明制作成本较低，比晶圆级封装和3D封装更具实际应用价值。