-
公开(公告)号：CN102709306A
公开(公告)日：2012-10-03
申请号：CN201210195545.3
申请日：2012-06-13
Applicant: 北京大学
Abstract: 本发明涉及半导体制造技术领域，公开了一种基于忆阻器和晶体管的存储器，包括串联的高迁移率晶体管和忆阻器，所述高迁移率晶体管是以锗或者III-V族材料作为衬底和沟道材料的MOS晶体管。本发明还提供了一种利用该存储器实现多阻态的方法。本发明通过高迁移率MOS晶体管和忆阻器串联方式，解决了常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题，同时，利用高迁移率MOS晶体管的大驱动电流能力优势可以获得不同的器件阻态，从而增加数据存储密度，获得较快的存储器件工作速度。
-
公开(公告)号：CN102655211A
公开(公告)日：2012-09-05
申请号：CN201210084396.3
申请日：2012-03-27
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器的制备方法及阻变存储器，所述方法包括以下步骤：A：通过丝网印刷机将配置好的金属浆料氯铂酸印刷到衬底上，再经热处理得到金属字线；B：采用溶胶凝胶法制备金属氧化物浆料；C：采用丝网印刷机将配置好的金属氧化物浆料印刷到衬底和金属字线上，再经热处理得到阻变层；D：采用丝网印刷机将配置好的金属浆料氯铂酸印刷到阻变层上，经热处理得到金属位线。本发明中的制备方法采用溶胶凝胶与丝网印刷相结合的方法制造阻变存储器阵列，不需使用传统半导体制造工艺，因而降低了成本，其对工艺条件要求低，设备简单，工艺过程为低温过程，可与各种衬底材料和工艺兼容，且通过该方法制备的阻变存储器的特性和可靠性较好。
-
公开(公告)号：CN102623046A
公开(公告)日：2012-08-01
申请号：CN201110032218.1
申请日：2011-01-28
Applicant: 北京大学
CPC classification number: G11C13/0007 , G11C11/5685 , G11C13/0069 , G11C2013/0073 , G11C2013/0083
Abstract: 一种能够实现多进制加法计算的阻变器件，以及利用阻变器件实现多进制加法计算的方法，所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，通过连续施加具有相同宽度和高度的set脉冲电压使阻变器件的存储值顺序加1，通过施加一reset脉冲电压使阻变器件的存储值置0，同时通过施加一个set脉冲电压使高位阻变器件的存储值加1，由此实现多进制加法计算。通过对阻变器件的操作可以同时实现数据存储和多进制加法运算，从而大大简化了电路结构，便于实现存储和计算的统一应用。
-
公开(公告)号：CN102522071A
公开(公告)日：2012-06-27
申请号：CN201110457485.3
申请日：2011-12-30
Applicant: 北京大学
IPC: G09G3/36
Abstract: 本发明是一种LCD像素选择信号产生电路、LCD控制器及其方法，该像素选择信号产生电路包括：多级电平产生电路，包括阻变器件，通过改变阻变器件的阻态，得到选通波形所需要的多级电平值；阻变器件阻态复位控制电路，根据产生的电平的级数周期产生阻变器件的复位信号，使阻变器件回复为高阻态。本发明提出了利用阻变器件实现产生像素选择信号的电路、LCD控制器及其控制方法，阻变器件不但具有原来的通过阻值状态存储数据的能力，还可以实现LCD中像素选择的功能，从而简化了电路结构，为LCD的设计和制造提供了基础。
-
公开(公告)号：CN102142516A
公开(公告)日：2011-08-03
申请号：CN201010580793.0
申请日：2010-12-09
Applicant: 北京大学
Abstract: 本发明公开了一种具有自选择抗串扰功能的阻变存储器，包括：上电极、下电极，以及位于所述上电极和下电极之间的阻变层，其中，所述阻变层包括具有阻变特性的氧化物材料。本发明还提供了一种包括上述阻变存储器的交叉阵列存储电路。本发明采用具有阻变特性的氧化物材料作为存储介质，从而利用在阻变层和电极之间形成整流特性来实现了存储器的自选择抗串扰功能，由于不需要引入额外的选择器件，这种1R存储单元在高密度集成和功耗上都具有明显的优势，即，能够简化工艺步骤，降低电路功耗和提高阻变存储器集成密度，从而能够满足交叉阵列存储电路的需求。
-
Patent Agency Ranking
公开(公告)号：CN102073004A
公开(公告)日：2011-05-25
申请号：CN200910241544.6
申请日：2009-11-25
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本申请公开了一种用于测试半导体器件可靠性的方法，其中所述半导体器件具有负偏置温度不稳定性NBTI，包括以下步骤：测量第一组半导体器件的NBTI曲线；在将第一组半导体器件偏置于栅电场的条件下，测量第一组半导体器件在预定频率下的1/f噪声功率谱密度和漏电流；测量第一组半导体器件的栅介质的等效氧化层厚度；在将第二组半导体器件偏置于所述栅电场的条件下，测量第二组半导体器件在所述预定频率下的1/f噪声功率谱密度和漏电流；测量第二组半导体器件的栅介质的等效氧化层厚度；以及利用第一组半导体器件的NBTI曲线来评估第二组半导体器件的退化特性。该方法节省了对大量半导体器件进行可靠性测试所需的时间，并且不会对第二组半导体器件造成破坏。
-
公开(公告)号：CN102969328B
公开(公告)日：2015-09-16
申请号：CN201210521448.9
申请日：2012-12-06
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器交叉阵列结构及其制备方法。该结构包括：衬底，衬底上的衬底隔离层，衬底隔离层上方间隔排列的由金属层和隔离层重复叠加组成的条形结构，垂直于衬底隔离层和条形结构的间隔排列的金属柱，所述金属柱与衬底隔离层和条形结构之间存在阻变层。采用本发明的方法及其结构显著提高了集成密度；避免二极管在尺寸缩小后出现的提供电路能力不足的问题；实现多层的交叉阵列结构，显著降低了制造成本，非常适合大规模生产。
-
公开(公告)号：CN104241521A
公开(公告)日：2014-12-24
申请号：CN201310241828.1
申请日：2013-06-18
Applicant: 北京大学
IPC: H01L45/00
Abstract: 公开了存储阵列及其操作方法和制造方法。一示例存储阵列可以包括：成行列设置以形成阵列的多个基于第一纳米线的选择晶体管；以及在选择晶体管阵列上堆叠的多个存储单元层，每一存储单元层包括与选择晶体管阵列相对应的阻变器件的阵列。阻变器件可以包括由第二纳米线、绕第二纳米线形成的阻变材料层以及绕阻变材料层形成的电极层构成MIM配置。该存储阵列还可以包括：多条选择线，每一条选择线电连接至相应的一行选择晶体管；多条位线，每一条位线电连接至相应的一列选择晶体管的一端，各选择晶体管的另一端分别电连接至相邻的存储单元层中相应的阻变器件的第二纳米线；多条字线，每一条字线电连接至相应的存储单元层的电极层。
-
公开(公告)号：CN103280526A
公开(公告)日：2013-09-04
申请号：CN201310206768.X
申请日：2013-05-29
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种忆阻层，包括主要层和辅助层；所述辅助层位于所述主要层的上面；所述主要层的厚度大于辅助层的厚度；所述主要层由具有阻变特性的金属氧化物Ax1Oy1构成；所述辅助层由金属氧化物Bx2Oy2构成；x1、x2、y1、y2为与化学价相关的元素比例。本发明还公开了一种电学特性参数离散性较小的忆阻器。本发明所公开的忆阻层结构简单，性能优越，工艺复杂度低，节约了生产成本。
-
公开(公告)号：CN103177761A
公开(公告)日：2013-06-26
申请号：CN201110439905.5
申请日：2011-12-23
Applicant: 北京大学
CPC classification number: G11C13/0069 , G11C13/0007 , G11C13/0028 , G11C13/003 , G11C13/0097 , G11C2013/0073 , G11C2013/0092 , G11C2213/74 , G11C2213/79
Abstract: 公开了一种阻变存储设备及其操作方法。该设备包括：设置成矩阵形式的多个阻变存储单元，每个阻变存储单元包括开关元件和阻变器件，所述开关元件控制端连接字线，一端连接阻变器件，另一端连接位线；字线解码器，对输入的地址信号进行解码，导通至少一个阻变存储单元中的开关元件；驱动电路，通过位线与所述开关元件的导通同步地向所述阻变器件两端施加前沿缓慢变化的电压脉冲。利用上述实施例的方案，能够提高阻变器件耐久特性，例如减小高低阻值窗口退化和器件随转变次数失效。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.022 seconds)
