公开(公告)号：CN102208446B

公开(公告)日：2013-04-10

申请号：CN201110098730.6

申请日：2011-04-20

Applicant: 北京大学

Inventor： 黄如 ,  詹瞻 ,  黄芊芊 ,  王阳元

IPC: H01L29/78 ,  H01L29/43 ,  H01L29/36

CPC classification number: H01L21/26506 ,  H01L29/1041 ,  H01L29/78

Abstract: 本发明公布了一种隧穿电流放大晶体管，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该隧穿电流放大晶体管包括半导体衬底、发射极、漏极、浮空隧穿基极以及控制栅，所述漏极、浮空隧穿基极以及控制栅构成一个常规的TFET结构，而发射极的掺杂类型与浮空隧穿基极相反，发射极的位置相对于漏极在浮空隧穿基极的另一侧，并且发射极与浮空隧穿基极之间的半导体类型与浮空隧穿基极相同。与现有的TFET相比，本发明隧穿电流放大晶体管可以有效的提高器件的导通电流，提高器件的驱动能力。

公开(公告)号：CN102117834B

公开(公告)日：2012-12-19

申请号：CN201110021486.3

申请日：2011-01-19

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  詹瞻 ,  王阳元

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明提供了一种结合杂质分凝肖特基和带带隧穿的复合源MOS晶体管及其制备方法，该复合源MOS晶体管包括一个控制栅电极层、一个栅介质层、一个半导体衬底、一个高掺杂源区和一个高掺杂漏区，控制栅的一端向高掺杂源区延展成T型，延展出来的栅区为延展栅，原控制栅区为主栅，高掺杂源区由半导体高掺杂形成，位于延展栅的沿有源区宽度方向的两侧，在高掺杂源区远离沟道方向的一侧连接一个带杂质分凝的肖特基源区。本发明与现有的MOSFET相比，在同样的工艺条件，同样的有源区尺寸下可以得到更高的导通电流、更低的泄漏电流以及更陡直的亚阈值斜率。

公开(公告)号：CN102254948B

公开(公告)日：2012-10-10

申请号：CN201110217282.7

申请日：2011-07-29

Applicant: 北京大学

Inventor： 黄如 ,  邱颖鑫 ,  詹瞻 ,  黄芊芊

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明公布了一种隧穿场效应晶体管及其制备方法。本发明的晶体管具有双围栅结构，一个外围栅(outer gate)和一个内围栅(inner gate)，以及垂直半导体衬底的环状沟道区、环状的源区和环状的漏区。其中内围栅包括内围栅导电层和内围栅介质层，外围栅包括外围栅导电层和外围栅介质层。本发明提供的双围栅结构的隧穿场效应晶体管，双围栅结构具有栅控能力强、能抑制短沟道效应和亚阈特性退化和提高器件的驱动能力的优点；而采用双围栅结构的隧穿场效应晶体管的性能得到提升，即驱动能力更强和亚阈斜率更好。

公开(公告)号：CN102664192A

公开(公告)日：2012-09-12

申请号：CN201210139560.6

申请日：2012-05-08

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  詹瞻 ,  邱颖鑫 ,  王阳元

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/336

CPC classification number: H01L29/66977 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/66325 ,  H01L29/7391

Abstract: 本发明提供了一种隧穿场效应晶体管及其制备方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。本发明的核心是：对于N型晶体管，掺杂源区在N-掺杂的基础上，在靠近控制栅边缘的一侧又注入P+，使得该注入部分原有的N-掺杂完全被补偿为P+；对于P型晶体管，掺杂源区在P-掺杂的基础上，在靠近控制栅边缘的一侧又注入N+，使得该注入部分原有的P-掺杂完全被补偿为N+。本发明器件结构采用源区两次不同浓度的掺杂注入，有效地结合了MOSFET导通电流大的特征，提高了器件的开态电流，且自适应地实现了该器件MOSFET和TFET部分的阈值调节。

公开(公告)号：CN102157559B

公开(公告)日：2012-05-02

申请号：CN201110048595.4

申请日：2011-03-01

Applicant: 北京大学

Inventor： 詹瞻 ,  黄芊芊 ,  黄如 ,  王阳元

IPC: H01L29/78 ,  H01L29/423

CPC classification number: H01L29/4238 ,  H01L29/7391

Abstract: 本发明提供了一种低功耗隧穿场效应晶体管TFET，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。本发明TFET包括源、漏和控制栅，其中，控制栅向源极端延展成叉指型，该叉指型控制栅由延展出来的栅区和原控制栅区组成，在延展栅区下覆盖的有源区同样是沟道区，材料为衬底材料。本发明采用叉指型栅结构，实现TFET的源区包围沟道，提高器件导通电流。与现有的平面TFET相比，在同样的工艺条件，同样的有源区尺寸下，可以得到更高的导通电流以及更陡直的亚阈值斜率。

公开(公告)号：CN102254948A

公开(公告)日：2011-11-23

申请号：CN201110217282.7

申请日：2011-07-29

Applicant: 北京大学

Inventor： 黄如 ,  邱颖鑫 ,  詹瞻 ,  黄芊芊

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明公布了一种隧穿场效应晶体管及其制备方法。本发明的晶体管具有双围栅结构，一个外围栅(outer gate)和一个内围栅(inner gate)，以及垂直半导体衬底的环状沟道区、环状的源区和环状的漏区。其中内围栅包括内围栅导电层和内围栅介质层，外围栅包括外围栅导电层和外围栅介质层。本发明提供的双围栅结构的隧穿场效应晶体管，双围栅结构具有栅控能力强、能抑制短沟道效应和亚阈特性退化和提高器件的驱动能力的优点；而采用双围栅结构的隧穿场效应晶体管的性能得到提升，即驱动能力更强和亚阈斜率更好。

公开(公告)号：CN102148254A

公开(公告)日：2011-08-10

申请号：CN201110024074.5

申请日：2011-01-21

Applicant: 北京大学

Inventor： 詹瞻 ,  黄芊芊 ,  黄如 ,  王阳元

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明提供了一种深能级杂质电离碰撞晶体管，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。本发明晶体管包括N型或者P型相同掺杂的源、漏，控制栅以及含有能在高场下电离出载流子的深能级杂质的高阻漂移区。高阻漂移区在关态可以降低器件的漏泄电流，在器件导通的时候可以瞬间提供大量的载流子，促使器件导通。与现有的低功耗器件TFET相比，由于采用的是漂移扩散电流，因此可以得到比较大的导通电流，以及更陡峭的亚阈值斜率。与现有低功耗器件IMOS相比，由于深能级杂质电离的临界电场远低于雪崩临界电场，可以大大降低器件工作点同时增加器件的可靠性。

公开(公告)号：CN102117834A

公开(公告)日：2011-07-06

申请号：CN201110021486.3

申请日：2011-01-19

Applicant: 北京大学

Inventor： 黄芊芊 ,  詹瞻 ,  黄如 ,  王阳元

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明提供了一种结合杂质分凝肖特基和带带隧穿的复合源MOS晶体管及其制备方法，该复合源MOS晶体管包括一个控制栅电极层、一个栅介质层、一个半导体衬底、一个高掺杂源区和一个高掺杂漏区，控制栅的一端向高掺杂源区延展成T型，延展出来的栅区为延展栅，原控制栅区为主栅，高掺杂源区由半导体高掺杂形成，位于延展栅的沿有源区宽度方向的两侧，在高掺杂源区远离沟道方向的一侧连接一个带杂质分凝的肖特基源区。本发明与现有的MOSFET相比，在同样的工艺条件，同样的有源区尺寸下可以得到更高的导通电流、更低的泄漏电流以及更陡直的亚阈值斜率。

公开(公告)号：CN102074583A

公开(公告)日：2011-05-25

申请号：CN201010560176.4

申请日：2010-11-25

Applicant: 北京大学

Inventor： 黄芊芊 ,  詹瞻 ,  黄欣 ,  黄如 ,  王阳元

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/08 ,  H01L21/336

CPC classification number: H01L29/7839

Abstract: 本发明提供一种低功耗复合源结构MOS晶体管，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。该MOS晶体管包括一个控制栅电极层、一个栅介质层、一个半导体衬底、一个肖特基源区、一个高掺杂源区和一个高掺杂漏区，控制栅的一端向高掺杂源区延展成T型，延展出来的栅区为延展栅，原控制栅区为主栅，在延展栅覆盖下的有源区同样是沟道区，材料为衬底材料，所述肖特基源区和延展栅下的沟道处形成肖特基结。本发明复合源结构结合了肖特基势垒和T型栅，提高了器件性能且制备方法简单，可以得到更高的导通电流、更低的泄漏电流以及更陡直的亚阈值斜率，有望在低功耗领域得到采用，有较高的实用价值。

公开(公告)号：CN102005481A

公开(公告)日：2011-04-06

申请号：CN201010530475.3

申请日：2010-11-03

Applicant: 北京大学

Inventor： 詹瞻 ,  黄芊芊 ,  黄如 ,  王阳元

IPC: H01L29/78 ,  H01L29/423

Abstract: 本发明提供了一种低功耗隧穿场效应晶体管TFET，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。本发明TFET包括源、漏和控制栅，其中，控制栅向源极端延展成T型，该T型控制栅由延展出来的栅区和原控制栅区组成，在延展栅区下覆盖的有源区同样是沟道区，材料为衬底材料。本发明采用T型栅结构，实现TFET的源区包围沟道，提高器件导通电流。与现有的平面TFET相比，在同样的工艺条件，同样的有源区尺寸下，可以得到更高的导通电流以及更陡直的亚阈值斜率。