公开(公告)号：CN102576671A

公开(公告)日：2012-07-11

申请号：CN201180004217.4

申请日：2011-04-21

Applicant: 住友电气工业株式会社

Inventor： 宫崎富仁 ,  和田圭司 ,  日吉透

IPC: H01L21/304 ,  H01L21/205 ,  H01L21/3065

CPC classification number: H01L29/7802 ,  H01L21/02046 ,  H01L21/02052 ,  H01L21/02236 ,  H01L21/02252 ,  H01L21/049 ,  H01L21/67207 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明公开了一种用于SiC半导体的清洗方法，其包括在SiC半导体(1)的前表面上形成氧化物膜(3)的步骤(步骤(S2))，以及移除氧化物膜(3)的步骤(步骤(S3))。在形成氧化物膜(3)的步骤中使用氧等离子体。可以在移除氧化物膜(3)的步骤(步骤(S3))中使用氟化氢。从而能够实现SiC半导体(1)上的清洗效果。

公开(公告)号：CN102549723A

公开(公告)日：2012-07-04

申请号：CN201180004060.5

申请日：2011-02-25

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  宫崎富仁 ,  日吉透 ,  伊藤里美 ,  盐见弘

IPC: H01L21/304

CPC classification number: H01L21/02052 ,  H01L21/02057 ,  H01L21/67051 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802

Abstract: 本发明公开了一种SiC半导体(2)的清洗方法，包括：在SiC半导体(2)的表面(2a)处形成氧化膜的步骤；和去除该氧化膜的步骤。在形成氧化膜的步骤，使用浓度大于或等于30ppm的臭氧水形成氧化膜。形成步骤优选地包括加热SiC半导体(2)的表面(2a)和臭氧水中的至少一个。因而，可以得到能够表现出对SiC半导体(2)的清洗效果的SiC半导体的清洗方法。

公开(公告)号：CN102171832A

公开(公告)日：2011-08-31

申请号：CN201080002821.9

申请日：2010-03-23

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L29/7828 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7838 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种MOSFET(1)，其能够即使当栅电压高时通过减少沟道迁移率来减小导通电阻，所述MOSFET(1)包括：n型衬底(11)，其由SiC制成，并且具有相对于{0001}面具有50°-65°的偏离角的主表面；n型击穿电压保持层(13)，其由SiC制成，并且形成在衬底(11)的主表面(11A)上；p型阱区(14)，其形成在击穿电压保持层(13)中远离其第一主表面(13A)处；栅氧化物膜(18)，其形成在阱区(14)上；n型接触区(15)，其被设置在阱区(14)和栅氧化物膜(18)之间；沟道区域(17)，其连接n型接触区(15)和击穿电压保持层(13)；以及，电极(20)，其被设置栅氧化物膜(18)上。在包括在沟道区域(17)和氧化物膜(18)之间的界面的区域中，形成高浓度氮区(23)。

公开(公告)号：CN107430995B

公开(公告)日：2020-07-03

申请号：CN201680021301.X

申请日：2016-04-06

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  日吉透

IPC: H01L21/205 ,  C23C16/42 ,  C30B25/14 ,  C30B29/36 ,  H01L21/20 ,  H01L21/304 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 一种碳化硅外延基板的制造方法，其包括：在碳化硅单晶基板上外延生长第一层的步骤(S1)；和在所述第一层的最外表面形成第二层的步骤(S2)，所述第二层具有不同于所述第一层的化学组成或密度。所述第二层的厚度对所述第一层的厚度的比率大于0％且小于等于10％。

公开(公告)号：CN105304713B

公开(公告)日：2019-07-19

申请号：CN201510434885.0

申请日：2015-07-22

Applicant: 住友电气工业株式会社

Inventor： 内田光亮 ,  日吉透

IPC: H01L29/78 ,  H01L29/36 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L21/0485 ,  H01L29/045 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1037 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41758 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7813

Abstract: 本发明涉及碳化硅半导体器件。提供了一种具有改善的开关特性的碳化硅半导体器件。MOSFET包括碳化硅层、栅极绝缘膜、栅电极和源电极。碳化硅层包括漂移区、体区和接触区。在主表面中，源电极与接触区相接触。MOSFET被配置成使得源电极相对于接触区的接触电阻不小于1×10‑4Ωcm2且不大于1×10‑1Ωcm2。而且，当在主表面的平面图中看时，接触区的面积不小于体区的面积的10％。

公开(公告)号：CN105304702B

公开(公告)日：2019-04-23

申请号：CN201510434978.3

申请日：2015-07-22

Applicant: 住友电气工业株式会社

Inventor： 内田光亮 ,  日吉透

IPC: H01L29/772 ,  H01L29/78

Abstract: 本发明涉及碳化硅半导体器件。提供了一种可用于在负载短路时抑制元件损坏的碳化硅半导体器件。MOSFET包括碳化硅层、栅极绝缘膜、栅电极、源电极和漏电极。碳化硅层包括漂移区、体区和源极区。MOSFET被配置成使得在碳化硅层的厚度方向和体区中载流子的迁移方向上的横截面中、在源极区和源电极的接触宽度用n(μm)表示的情况下，并且在沟道区中形成反型层的导通状态下的MOSFET的导通电阻用RonA(mΩcm2)表示的情况下，关系表达式n＜‑0.02RonA+0.7成立。

公开(公告)号：CN107430995A

公开(公告)日：2017-12-01

申请号：CN201680021301.X

申请日：2016-04-06

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  日吉透

IPC: H01L21/205 ,  C23C16/42 ,  C30B25/14 ,  C30B29/36 ,  H01L21/20 ,  H01L21/304 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 一种碳化硅外延基板的制造方法，其包括：在碳化硅单晶基板上外延生长第一层的步骤(S1)；和在所述第一层的最外表面形成第二层的步骤(S2)，所述第二层具有不同于所述第一层的化学组成或密度。所述第二层的厚度对所述第一层的厚度的比率大于0％且小于等于10％。

公开(公告)号：CN103959476B

公开(公告)日：2017-09-08

申请号：CN201280058421.9

申请日：2012-11-29

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7827 ,  H01L21/0485 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7813

Abstract: MOSFET(1)设置有：衬底(10)，其由碳化硅制成并且在其上形成第一沟槽(17)，该第一沟槽(17)朝向衬底(10)的主表面(10A)开口；栅极绝缘膜(20)；以及栅电极(30)。衬底(10)包括：n型源极区(15)，其进一步包括衬底(10)的主表面(10A)和第一沟槽(17)的壁表面(17A)；p型体区(14)，其与源极区(15)接触并且进一步包括第一沟槽(17)的壁表面(17A)；n型漂移区(13)，其与体区(14)接触并且进一步包括第一沟槽(17)的壁表面(17A)；以及p型深区域(16)，其与体区(14)接触并且延伸到比第一沟槽(17)深的区域。第一沟槽(17)被形成为使得在壁表面(17A)和深区域(16)之间的距离随着离衬底(10)的主表面(10A)的距离增加而增加。

公开(公告)号：CN103890951B

公开(公告)日：2017-07-21

申请号：CN201280049775.7

申请日：2012-09-26

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/02107 ,  H01L21/02233 ,  H01L21/02332 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/4236 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7813

Abstract: 用于制造半导体器件的方法包括：制备由碳化硅制成的衬底（30）的步骤；在该衬底（30）中，形成在衬底（30）的一个主表面（30A）侧上开口的沟槽（15）的步骤；以及在包括沟槽（15）的表面的区域中形成氧化物膜（40）的步骤。在形成氧化物膜（40）的步骤中，在包含氧的气氛中，在1250℃或更高的温度下加热衬底（30）。

公开(公告)号：CN103907195B

公开(公告)日：2017-03-08

申请号：CN201280052435.X

申请日：2012-09-26

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L29/24 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/7813

Abstract: 一种MOSFET(1)设置有：衬底(10)，该衬底设置有沟槽(20)，该沟槽(20)具有相对于{0001}面具有50°至65°的偏离角的壁表面(20A)；氧化物膜(30)；和栅电极(40)。该衬底(10)包括源极区成为将体区(13)夹在源极区(14)和漂移区(12)之间。源极区(14)和体区(13)是借助离子注入形成的。在体区(13)中，内部区域(13A)垂直于衬底主表面(10A)的方向上具有1μm或更小的厚度，所述内部区域(13A)被夹在源极区(14)和漂移区(12)之间。体区(13)中的杂质浓度为3×1017cm-3或更大。(14)、体区(13)和漂移区(12)，漂移区(12)被形