-
公开(公告)号：CN114093935B
公开(公告)日：2022-05-13
申请号：CN202210065533.2
申请日：2022-01-20
Applicant: 之江实验室
IPC: H01L29/423 , H01L29/78 , H01L29/792
Abstract: 本发明公开了一种具有逻辑特性与存储特性相互转换功能的场效应晶体管、存算一体芯片、电路及设备。其自下而上包括衬底、绝缘界面层、栅介质层、栅电极；所述衬底两边分别设有源极和漏极，所述栅介质层具有带正电荷氧空位的可移动离子。当栅电极施加有高频脉冲时，所述带正电荷氧空位处于被俘获状态，使得所述场效应晶体管具备逻辑特性而能够作为逻辑器件使用；当栅电极施加有低频脉冲时，所述带正电荷氧空位处于去俘获状态，使得所述场效应晶体管具备存储特性而能够作为存储器件使用。本发明可以实现逻辑特性与存储特性感相互转换并保持高性能器件状态稳定，这可用于存算一体的三维异质集成芯片。
-
公开(公告)号：CN111443336B
公开(公告)日：2020-09-29
申请号：CN202010542067.3
申请日：2020-06-15
Applicant: 之江实验室
IPC: G01S7/35
Abstract: 本发明公开一种降低FMCW雷达系统数据传输吞吐量的方法，根据雷达系统探测范围内的目标，在预设较小的时间窗间隔内，其变化距离有限，存在空间局域性的特征，对应到距离维FFT，即1st FFT，即在频谱上对应目标频率值具有不变性。根据所关注的各物体目标在1st FFT分布情况，进行各频谱子带数字下变频处理，即先对ADC输出进行数字域NCO搬移，其次是抗混叠滤波处理，然后是相应的倍数抽取输出，从而达到降低整个雷达系统数据传输吞吐量的效果。
-
公开(公告)号：CN118519785B
公开(公告)日：2024-10-15
申请号：CN202410977571.4
申请日：2024-07-22
Applicant: 之江实验室 , 国科大杭州高等研究院
IPC: G06F9/50
Abstract: 本发明公开了一种基于铁电晶体管器件的储备池计算系统，该系统利用铁电晶体管器件与二值化全连接输出层实现储备池计算系统，先通过输入层中Mask掩膜单元的掩膜操作，增加输入信号的丰富度；再利用储备池层中铁电晶体管器件的非线性特性对掩码处理后的信号进行非线性处理，将数据映射到高维，采样铁电晶体管器件输出的漏极电流训练二值化全连接输出层，获取所属储备池层的输出权重参数，测试阶段将铁电晶体管的输出漏极电流与权重参数进行乘积并给出预测结果。本发明能够实现对健康和异常心电信号的识别，其识别准确率可达99.2%，大幅度减少输出层的权重参数的数量；仅需一层输出层，且权重参数全部二值化，有效降低了存储资源的消耗。
-
公开(公告)号：CN112327276B
公开(公告)日：2024-04-02
申请号：CN202011238220.X
申请日：2020-11-09
Applicant: 之江实验室
IPC: G01S7/484 , G01S7/486 , G01S7/4861
Abstract: 本发明公开了一种面向微波光子雷达的光子采样芯片，属于微波光子技术领域。本发明通过光子集成技术将基带信号光子采样上变频功能、接收信号光子带通采样功能、参考与接收光信号一体融合去调频功能一体化集成，光子集成组件包括：第一1×2光耦合器、第一马赫‑曾德尔调制器、第二1×2光耦合器、高频光电探测器、第二马赫‑曾德尔调制器、2×1光耦合器以及低频光电探测器，各光子组件之间通过光波导连接。本发明还公开了一种基于光子采样芯片的应用系统，本发明通过光子采样技术可实现频段灵活可调的雷达信号产生及接收，方案紧凑简单，体积小、重量轻、成本低。
-
公开(公告)号：CN116593853B
公开(公告)日：2024-03-26
申请号：CN202310579078.2
申请日：2023-05-19
IPC: G01R31/26
Abstract: 本发明公开了一种提取晶体管器件热特性参数的简单量测方法，通过高时间分辨率快速测试获得晶体管器件小于等于1ns上升沿时间开启后由于自热效应导致的漏极电流退化与时间的关系，基于漏极电流的温度敏感性标定器件沟道温度变化；根据一阶电路全响应方程拟合晶体管器件沟道温度与时间的关系获得热时间常数；利用沟道温度与器件功率的变化关系求解热阻参数，进而获得热容参数。本发明通过高时间分辨率快速测试可以捕捉晶体管器件热饱和全过程，基于一阶电路全响应方程能够准确拟合器件沟道加热过程的热时间常数，并提取热阻、热容参数，是直接评估器件自热效应的有效方法，热特性参数的准确提取能够为电路设计提供参考依据，优化器件热阻抗设计。
-
Patent Agency Ranking
公开(公告)号：CN116456093B
公开(公告)日：2024-02-09
申请号：CN202310364151.4
申请日：2023-03-31
Applicant: 之江实验室
IPC: H04N19/149
Abstract: 本发明公开了一种基于Zynq的图像帧率可控模拟器和方法，所述模拟器包括存储器、Zynq芯片和内存；所述Zynq芯片包括PS和PL；所述存储器，用来为PS提供图像数据；所述PS，用来读取存储器中的图像数据，并将所述图像数据存储在内存中；所述PL，用来控制图像的帧率，根据所需帧率，将内存中的数据进行读取以及输出。本发明采用zynq芯片，zynq芯片内部集成了cpu和FPGA，减少片外互联之间的链路不稳定性，更具有可靠性，更加小型化，轻量化，便于携带，降低开发难度，增加了扩展数据库的功能。
-
公开(公告)号：CN116525685B
公开(公告)日：2023-10-13
申请号：CN202310785302.3
申请日：2023-06-29
Applicant: 之江实验室
IPC: H01L29/788 , H01L29/78 , H01L27/088 , G06N3/065
Abstract: 本说明书公开了一种类神经突触晶体管及类神经突触晶体管电路，可以通过在类神经突触晶体管的栅区中的第一栅极或第二栅极上施加脉冲电压来控制可移动离子薄膜层中的可移动离子的极化状态，从而调制它的沟道电导和阈值电压使得类神经突触晶体管能够模拟出神经突触的兴奋和抑制状态，第二栅极的引入可避免额外添加负脉冲电压所需的极性转换电路的成本，以降低神经形态电路的成本。此外，还可以通过添加一个NMOS晶体管和类神经突触晶体管串联组成类神经突触晶体管电路，避免了第一栅极或第二栅极无脉冲信号作用时电路中的待机功耗。
-
公开(公告)号：CN116863936A
公开(公告)日：2023-10-10
申请号：CN202311130282.2
申请日：2023-09-04
Applicant: 之江实验室
Abstract: 本发明公开了一种基于FeFET存算一体阵列的语音识别方法，所述方法包括：获取并预处理待识别的语音信号，得到第一矩阵；对预先训练好的语音识别网络进行拆分，将拆分后的语音识别网络部署在FeFET阵列上；将第一矩阵输入至FeFET阵列，得到第一结果；利用FeFET阵列基于归一化指数函数对第一结果进行处理，得到第二结果；根据第二结果判断语音信号对应的识别类型结果。本发明方法利用FeFET存算一体阵列同时具备存储和计算功能的特性，语音识别网络中的部分卷积运算拆分部署在阵列上，提高了运算速度，降低了运算所需的功耗，节省了硬件资源开销，并具有较好语音识别效果。
-
公开(公告)号：CN116017986B
公开(公告)日：2023-08-15
申请号：CN202310093328.1
申请日：2023-01-17
Applicant: 之江实验室
Abstract: 本申请涉及一种逻辑门电路，包括：上拉电阻和铁电晶体管，铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极，其中，沟道的两端分别设置有源极和漏极，主栅极和沟道之间由上至下依次设置有铁电层和界面层，沟道和背栅极之间由上至下依次设置有阻绝氧化层、电荷俘获层和隧穿氧化层；上拉电阻与漏极连接。通过本申请，解决了相关技术中逻辑门电路工作能耗高的问题，降低了逻辑门电路的工作能耗。
-
公开(公告)号：CN116017986A
公开(公告)日：2023-04-25
申请号：CN202310093328.1
申请日：2023-01-17
Applicant: 之江实验室
Abstract: 本申请涉及一种逻辑门电路，包括：上拉电阻和铁电晶体管，铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极，其中，沟道的两端分别设置有源极和漏极，主栅极和沟道之间由上至下依次设置有铁电层和界面层，沟道和背栅极之间由上至下依次设置有阻绝氧化层、电荷俘获层和隧穿氧化层；上拉电阻与漏极连接。通过本申请，解决了相关技术中逻辑门电路工作能耗高的问题，降低了逻辑门电路的工作能耗。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.02 seconds)
