-
公开(公告)号：CN116525685B
公开(公告)日：2023-10-13
申请号：CN202310785302.3
申请日：2023-06-29
Applicant: 之江实验室
IPC: H01L29/788 , H01L29/78 , H01L27/088 , G06N3/065
Abstract: 本说明书公开了一种类神经突触晶体管及类神经突触晶体管电路，可以通过在类神经突触晶体管的栅区中的第一栅极或第二栅极上施加脉冲电压来控制可移动离子薄膜层中的可移动离子的极化状态，从而调制它的沟道电导和阈值电压使得类神经突触晶体管能够模拟出神经突触的兴奋和抑制状态，第二栅极的引入可避免额外添加负脉冲电压所需的极性转换电路的成本，以降低神经形态电路的成本。此外，还可以通过添加一个NMOS晶体管和类神经突触晶体管串联组成类神经突触晶体管电路，避免了第一栅极或第二栅极无脉冲信号作用时电路中的待机功耗。
-
公开(公告)号：CN115425965B
公开(公告)日：2023-02-17
申请号：CN202211366929.7
申请日：2022-11-03
Applicant: 之江实验室
IPC: H03K19/20 , G06F30/34 , G06F30/343
Abstract: 本说明书公开了一种可重构逻辑门电路及电路的控制方法，可以通过更改第一脉冲的频率、第二脉冲的方向，以及直流电压的大小等电学操作，使得可重构逻辑电路的逻辑状态在第一逻辑状态和第二逻辑状态之间进行切换，从而使得一个逻辑电路可以作为两种不同的逻辑电路使用，进而可以提高硬件资源的利用率，并降低了硬件设备的成本。
-
公开(公告)号：CN116243885B
公开(公告)日：2023-07-25
申请号：CN202310536623.X
申请日：2023-05-12
Applicant: 之江实验室
IPC: G06F7/501 , H03K19/094 , H03K19/20
Abstract: 本说明书公开了一种全加器电路及多位全加器，可以通过将各场效应晶体管进行并联以及串联，从而组成构成全加器电路的异或电路、同或电路、求和电路、以及进位电路的电路结构设计，可以使得全加器电路所需的晶体管的数量减少，进而可以降低全加器电路的功耗，并提升了全加器电路的集成度。
-
Patent Agency Ranking
公开(公告)号：CN116190426A
公开(公告)日：2023-05-30
申请号：CN202310442153.0
申请日：2023-04-23
Applicant: 之江实验室
IPC: H01L29/10 , H01L29/417 , H01L29/423 , H01L29/78 , H01L21/336 , B82Y30/00 , B82Y40/00
Abstract: 本说明书公开了一种纳米片晶体管及纳米片晶体管的重构、制备方法，可以通过呈环形状包裹纳米片的源极可移动离子薄膜层以及漏极可移动离子薄膜层中的可移动离子，在施加在源极掺杂电极以及漏极掺杂电极的电信号作用下，所呈现的不同的极化状态，控制纳米片晶体管可以重构为P沟道晶体管或N沟道晶体管使用，从而可以提高纳米片晶体管的资源利用率，进而可以降低使用该纳米片晶体管的集成电路的成本。
-
公开(公告)号：CN115763480A
公开(公告)日：2023-03-07
申请号：CN202211294670.X
申请日：2022-10-21
Applicant: 之江实验室
IPC: H01L27/092 , H01L29/16 , H01L29/161 , H01L29/20
Abstract: 本发明公开了一种基于超高迁移率场效应晶体管的低功耗CMOS电路，所述低功耗CMOS电路由超高空穴迁移率场效应晶体管和超高电子迁移率场效应晶体管串联组成；所述超高空穴迁移率场效应晶体管的衬底采用n型高迁移率沟道材料；所述超高电子迁移率场效应晶体管的衬底采用p型高迁移率沟道材料。超高迁移率场效应晶体管由其迁移率调制实现，所述迁移率调制是基于可移动带正电氧空位受电场调控形成的偶极子作用，本发明基于超高电子和空位迁移率的场效应晶体管，极大提升器件性能，减小操作电压，实现低功耗的CMOS电路，这可用于数字电路集成芯片。
-
公开(公告)号：CN116243885A
公开(公告)日：2023-06-09
申请号：CN202310536623.X
申请日：2023-05-12
Applicant: 之江实验室
IPC: G06F7/501 , H03K19/094 , H03K19/20
Abstract: 本说明书公开了一种全加器电路及多位全加器，可以通过将各场效应晶体管进行并联以及串联，从而组成构成全加器电路的异或电路、同或电路、求和电路、以及进位电路的电路结构设计，可以使得全加器电路所需的晶体管的数量减少，进而可以降低全加器电路的功耗，并提升了全加器电路的集成度。
-
公开(公告)号：CN115425965A
公开(公告)日：2022-12-02
申请号：CN202211366929.7
申请日：2022-11-03
Applicant: 之江实验室
IPC: H03K19/20 , G06F30/34 , G06F30/343
Abstract: 本说明书公开了一种可重构逻辑门电路及电路的控制方法，可以通过更改第一脉冲的频率、第二脉冲的方向，以及直流电压的大小等电学操作，使得可重构逻辑电路的逻辑状态在第一逻辑状态和第二逻辑状态之间进行切换，从而使得一个逻辑电路可以作为两种不同的逻辑电路使用，进而可以提高硬件资源的利用率，并降低了硬件设备的成本。
-
公开(公告)号：CN116525685A
公开(公告)日：2023-08-01
申请号：CN202310785302.3
申请日：2023-06-29
Applicant: 之江实验室
IPC: H01L29/788 , H01L29/78 , H01L27/088 , G06N3/065
Abstract: 本说明书公开了一种类神经突触晶体管及类神经突触晶体管电路，可以通过在类神经突触晶体管的栅区中的第一栅极或第二栅极上施加脉冲电压来控制可移动离子薄膜层中的可移动离子的极化状态，从而调制它的沟道电导和阈值电压使得类神经突触晶体管能够模拟出神经突触的兴奋和抑制状态，第二栅极的引入可避免额外添加负脉冲电压所需的极性转换电路的成本，以降低神经形态电路的成本。此外，还可以通过添加一个NMOS晶体管和类神经突触晶体管串联组成类神经突触晶体管电路，避免了第一栅极或第二栅极无脉冲信号作用时电路中的待机功耗。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.019 seconds)
