一种无需台面隔离的半导体器件去嵌提参方法

    公开(公告)号:CN119199451A

    公开(公告)日:2024-12-27

    申请号:CN202411381361.5

    申请日:2024-09-30

    Inventor: 徐建星 谭为

    Abstract: 本发明公开了一种无需台面隔离的半导体器件去嵌提参方法,应用于半导体技术领域,该去嵌提参方法所用结构包括:整面一体设置的底部导电介质层,底部导电介质层的一侧表面包括有源区域和剩余区域;部分有源区域在厚度方向上的第一端设置有顶部导电介质层,且剩余区域在厚度方向上的第一端,至少对应于设置测试焊盘的区域设置有钝化隔离层;测试焊盘设置在钝化隔离层的外侧表面,且测试焊盘通过导电部件与有源区域内的底部导电介质层导电连接。本发明将有源区域内的底部导电介质层,与测试焊盘导电连接,能够将底部导电介质层与焊盘间的电容包括在内,无需在底部导电介质层中设置台面隔离,即可进行器件本征区域的去嵌、提参、建模。

    一种太赫兹通信收发系统
    33.
    发明公开

    公开(公告)号:CN118611778A

    公开(公告)日:2024-09-06

    申请号:CN202410685402.3

    申请日:2024-05-30

    Abstract: 本申请公开了一种太赫兹通信收发系统,属于无线通信技术领域。该太赫兹通信收发系统,基于RTD芯片的非线性振荡特性,经过处理后的基带信号和偏置器中的驱动信号送入RTD芯片的负性微分电阻区,可同时完成太赫兹信号的产生和调制;调制后的太赫兹信号能够被对端RTD芯片接收并通过自混频的方式直接解调出基带信号。本申请有效地降低了射频装置的空间复杂度和电路功耗,有效提升了通信速率和设备小型化;克服了频带限制和降低了系统的复杂度;减少了混频损耗,提升了传输信噪比和抗干扰性能。

    一种共振隧穿二极管振荡器和太赫兹源器件

    公开(公告)号:CN118366986A

    公开(公告)日:2024-07-19

    申请号:CN202410614915.5

    申请日:2024-05-17

    Inventor: 苏娟 张世勇 谭为

    Abstract: 本申请涉及振荡发射源技术领域,公开了一种共振隧穿二极管振荡器和太赫兹源器件,振荡器包括U型缝隙天线、第一上电极层、两个共振隧穿二极管结区和导电连接层;U型缝隙天线包括两个相对的直线区和连接直线区的曲线区;共振隧穿二极管结区包括第二上电极层、结区下电极层和下掺杂层;U型缝隙天线贯穿结区下电极层和下掺杂层;两个共振隧穿二极管结区位于两个直线区之间,导电连接层与第二上电极层电连接并通过直线区与第一上电极层电连接。振荡器中包括两个RTD,通过曲线区的半径、直线区的长度及RTD结区的位置和面积来调节振荡器的振荡模式和电场方向,实现两个RTD间功率耦合和振荡器天线辐射效率的优化,提升振荡器辐射功率。

    一种具有空气桥的半导体器件及其制作方法

    公开(公告)号:CN109559985B

    公开(公告)日:2021-04-23

    申请号:CN201811406407.9

    申请日:2018-11-23

    Abstract: 本发明公开了一种具有空气桥的半导体器件及其制作方法,在半导体器件中制作空气桥样式的电极,进而保证具有空气桥的半导体器件显著降低了器件寄生效应引入的损耗,提升了半导体器件的频率和功率特性。本发明提供的技术方案,通过在第二掩膜层的镂空区域处形成第二电极层,进而与第一电极层叠加使得电极结构厚度增加,以及,采用剥离技术去除第一掩膜层和第二掩膜层的同时,去除第一电极层在第一掩膜层和第二掩膜层交叠区域的部分,最终形成半导体器件的电极结构;其中,采用双掩膜层剥离技术和加厚电极层的方式制作半导体器件的电极结构,在保证制作的空气沟槽处空气桥稳定的基础上,简化了制作半导体器件的流程。

    一种具有空气桥的半导体器件及其制作方法

    公开(公告)号:CN109559985A

    公开(公告)日:2019-04-02

    申请号:CN201811406407.9

    申请日:2018-11-23

    Abstract: 本发明公开了一种具有空气桥的半导体器件及其制作方法,在半导体器件中制作空气桥样式的电极,进而保证具有空气桥的半导体器件显著降低了器件寄生效应引入的损耗,提升了半导体器件的频率和功率特性。本发明提供的技术方案,通过在第二掩膜层的镂空区域处形成第二电极层,进而与第一电极层叠加使得电极结构厚度增加,以及,采用剥离技术去除第掩膜层和第二掩膜层的同时,去除第一电极层在第一掩膜层和第二掩膜层交叠区域的部分,最终形成半导体器件的电极结构;其中,采用双掩膜层剥离技术和加厚电极层的方式制作半导体器件的电极结构,在保证制作的空气沟槽处空气桥稳定的基础上,简化了制作半导体器件的流程。

    一种基于电极自对准的半导体器件及其制作方法

    公开(公告)号:CN109524305A

    公开(公告)日:2019-03-26

    申请号:CN201811406408.3

    申请日:2018-11-23

    CPC classification number: H01L29/66219 H01L21/28 H01L29/417 H01L29/882

    Abstract: 本发明公开了一种基于电极自对准的半导体器件及其制作方法,首先在第二掺杂层背离衬底一侧形成一对应收集极区的自对准电极,以自对准电极为掩膜对衬底上的外延结构进行刻蚀,得到收集极区相应的台面,由于自对准电极与第二掺杂层结合强度大不易脱落,通过精确控制自对准电极的尺寸达到缩小收集极区相应台面的尺寸的目的,解决收集极区相应台面尺寸大的问题;由于先在收集极区相应处形成自对准电极,相当于已经完成在收集极区处欧姆电极的制备,避免了后续制程中对钝化膜对应收集极区处的开孔与连接电极的对准时精确需求,只需要设计连接电极与自对准电极对准接触即可完成对准要求,降低后续制作电极结构的工艺难度,提升了制作工艺稳定性。

    外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法

    公开(公告)号:CN108364950A

    公开(公告)日:2018-08-03

    申请号:CN201810142345.9

    申请日:2018-02-11

    CPC classification number: H01L27/0605 H01L21/8252 H01L27/0611

    Abstract: 本发明提供了一种外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法,旨在解决现有的工艺比较复杂的问题。一种外延结构,从下至上依次包括衬底、缓冲层半导体、选择性腐蚀层、薄膜支撑层、高阻隔离层、重掺杂n+GaAs层和低掺杂n-GaAs层。正面制作GaAs基单管器件的方法:A1、片上肖特基器件的制作步骤;B1、对片上肖特基器件进行隔离;C1、衬底脱落。GaAs基片上集成变频电路的制作方法:A2、片上肖特基器件制作步骤。B2、去除重掺杂n+GaAs层和低掺杂n-GaAs层。C2、集成无源器件。D2、对片上肖特基器件进行隔离。E2、通过空气桥工艺和电镀工艺制作梁式引线。F2、衬底脱落。本发明工艺简化,节约了成本。

    二维磁场探针台测量系统
    39.
    发明授权

    公开(公告)号:CN104950269B

    公开(公告)日:2017-12-19

    申请号:CN201510442179.0

    申请日:2015-07-24

    Abstract: 本发明属于物理及半导体测量技术领域,具体为二维磁场探针台测量系统。测量系统包括基座、二维磁场电磁铁、置于电磁铁磁极中央并固定于基座上的载物台卡盘、探针平台和显微测量装置,探针平台中间开口,沿开口环绕放置有若干直流、高频探针座和探针,探针通过开口接触载物台卡盘上的样品;多种直流及高频仪器,连接探针测量磁场环境下的样品;本发明为集成化智能化的二维磁场探针台测量系统,可实现二维磁场探针测量功能;可放置更多的探针座和探针,从而实现磁场环境下更为复杂的测量;本发明机械振动小、灵活性好、性价比高,应用场景广泛。

Patent Agency Ranking