-
-
公开(公告)号：CN100524696C
公开(公告)日：2009-08-05
申请号：CN200410062849.8
申请日：2004-06-24
Applicant: 三星电子株式会社
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L27/10855 , H01L27/10814 , H01L28/91
Abstract: 本发明公开了一种存储节点触点形成方法和用于半导体存储器中的结构。该存储节点触点形成方法和结构减少了传统技术所需的流程的数量并且提高了存储节点的关键尺寸以防止倾斜现象并降低半导体存储器件的制造成本。该方法包括一块包含至少一个通过绝缘层与存储单元晶体管的活性区接触的接触垫的半导体基板。为了电连接接触垫和将要在后面流程中形成的存储节点，该方法还包括形成T形存储节点触点，存储节点触点是由与接触垫上部接触的下部区域和在存储单元晶体管栅极长度方向延伸并且形成大于下部区域的尺寸的上部区域组成的。
-
公开(公告)号：CN100362627C
公开(公告)日：2008-01-16
申请号：CN03143823.7
申请日：2003-07-25
Applicant: 三星电子株式会社
IPC: H01L21/027 , H01L21/30 , H01L21/76 , H01L21/28
CPC classification number: H01L21/76897 , H01L21/76229 , H01L21/823481
Abstract: 多个用于定义有源区的沟槽形成在半导体衬底上，用多个沟槽掩模。间隙填充绝缘层形成在最终结构上以便填充沟槽和沟槽掩模定义的间隙区。接下来，沟槽掩模和间隙填充绝缘层被构图来形成用于定义狭缝开口的沟槽掩模图形和间隙填充绝缘图形，它延伸跨过并且露出有源区。栅图形形成在狭缝开口中，并且沟槽掩模图形被除去以形成露出有源区的接触开口。接下来，接触栓塞被形成以填充接触开口。这里，接触开口是自对准地采用在沟槽掩模和间隙填充绝缘层之间的蚀刻选择性形成的。最终的接触开口是长方体形状的空口。
-
公开(公告)号：CN1638131A
公开(公告)日：2005-07-13
申请号：CN200410097394.3
申请日：2004-11-29
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L28/91 , H01L27/10814 , H01L27/10817 , H01L27/10852
Abstract: 根据某些实施例，一种电容器包括存储导电图形，具有包围存储导电图形以便补偿存储电极的刻蚀损失的补偿部件的存储电极，布置在存储电极上的介质层以及布置在介质层上的板电极。因为补偿部件补偿几个刻蚀工序过程中存储电极的刻蚀损失，因此可以防止存储电极的结构稳定性退化。此外，因为在存储电极的上部上形成补偿部件，所以存储电极可以具有足够的厚度，以因此增强包括存储电极的电容器的电性能。
-
公开(公告)号：CN1577805A
公开(公告)日：2005-02-09
申请号：CN200410062849.8
申请日：2004-06-24
Applicant: 三星电子株式会社
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L27/10855 , H01L27/10814 , H01L28/91
Abstract: 本发明公开了一种存储节点触点形成方法和用于半导体存储器中的结构。该存储节点触点形成方法和结构减少了传统技术所需的流程的数量并且提高了存储节点的关键尺寸以防止倾斜现象并降低半导体存储器件的制造成本。该方法包括一块包含至少一个通过绝缘层与存储单元晶体管的活性区接触的接触垫的半导体基板。为了电连接接触垫和将要在后面流程中形成的存储节点，该方法还包括形成T形存储节点触点，存储节点触点是由与接触垫上部接触的下部区域和在存储单元晶体管栅极长度方向延伸并且形成大于下部区域的尺寸的上部区域组成的。
-
Patent Agency Ranking
公开(公告)号：CN1519917A
公开(公告)日：2004-08-11
申请号：CN200410001936.2
申请日：2004-01-16
Applicant: 三星电子株式会社
IPC: H01L21/8242
CPC classification number: H01L21/76897 , H01L27/0207 , H01L27/10814 , H01L27/10855
Abstract: 一种具有在位线方向延伸以接触存储节点的接触体的半导体器件的制造方法，包括通过有选择地刻蚀覆盖位线的绝缘层形成带型开口。带型开口在栅极线的纵向延伸，以便露出第一接触焊盘和具有在位线的纵向突出的部分。方法还包括在绝缘层上形成填充带型开口和电连接到第一接触焊盘的导电层。然后构图导电层以将导电层分为在位线的纵向延伸的单个存储节点接触体。然后在存储节点接触体上形成存储节点。
-
公开(公告)号：CN1485897A
公开(公告)日：2004-03-31
申请号：CN03127848.5
申请日：2003-08-12
Applicant: 三星电子株式会社
Inventor： 朴济民
IPC: H01L21/768 , H01L21/3205 , H01L21/28
CPC classification number: H01L21/76897 , H01L21/76802 , H01L21/76807
Abstract: 提供一种制造半导体器件的方法，其中当形成互连和接触孔时得到了充足的误对准裕度。形成限定凹槽的介电层图形，在该凹槽中将形成镶嵌互连。然后，蚀刻介电层图形之间的第一接触孔，同时用导电材料填充第一接触孔和凹槽。可以通过进行深蚀刻工艺用导电材料填充该凹槽。然后蚀刻介电层图形，从而形成镶嵌互连，同时用介电层图形仅覆盖将形成第二接触孔的区域。用掩模层填充介电层图形之间的空间，然后从所得到的结构选择性地除去介电层图形，从而形成与镶嵌互连对准的第二接触孔。
-
公开(公告)号：CN108766969B
公开(公告)日：2023-10-13
申请号：CN201810329924.4
申请日：2018-04-13
Applicant: 三星电子株式会社
Abstract: 本发明提供一种制造半导体存储器装置的方法，包含：在半导体衬底上形成位线和位线封盖图案；形成覆盖位线封盖图案的侧壁和位线的侧壁的第一间隔物；形成与第一间隔物的侧壁接触且具有低于第一间隔物的上部末端的顶部表面的接触塞；移除第一间隔物的上部部分；形成封闭至少空隙的入口的第一牺牲层；形成覆盖位线封盖图案的侧壁且具有与第一间隔物的顶部表面接触的底部表面的第二间隔物；以及移除第一牺牲层。位线封盖图案在位线上。接触塞包含暴露于顶部表面上的空隙。
-
公开(公告)号：CN108987397B
公开(公告)日：2023-08-22
申请号：CN201810203802.0
申请日：2018-03-13
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本申请提供一种半导体装置，其包括位于支承层上的第一布线图案、位于第一布线图案上的第二布线图案和多重绝缘图案。第一布线图案在第一方向上延伸，并且在第二方向上彼此间隔开。支承层包括位于第一布线图案之间在第一方向和第二方向上彼此间隔开的第一接触孔图案。第二布线图案在第二方向上延伸，并且在第一方向上彼此间隔开。所述多重绝缘图案位于支承层的未形成第一接触孔图案的上表面上，排列在垂直于第一方向和第二方向的第三方向上，并且在第一布线图案与第二布线图案之间。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.021 seconds)
