-
公开(公告)号：CN114497070A
公开(公告)日：2022-05-13
申请号：CN202111337276.5
申请日：2021-11-12
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11573 , H01L21/768
Abstract: 一种半导体器件和包括该半导体器件的数据存储系统，所述半导体器件包括：第一结构，包括外围电路；以及第二结构，包括：图案结构；上绝缘层；堆叠结构，所述堆叠结构在第一结构与图案结构之间，并且包括彼此间隔开的第一堆叠部和第二堆叠部，第一堆叠部和第二堆叠部分别包括交替堆叠的水平导电层和层间绝缘层；分离结构，穿透堆叠结构；存储器竖直结构，穿透第一堆叠部；以及接触结构，穿透第二堆叠部、图案结构和上绝缘层，其中，接触结构包括：下接触插塞，至少穿透第二堆叠部；以及上接触插塞，接触下接触插塞并且向上延伸以穿透图案结构和上绝缘层。
-
公开(公告)号：CN114446985A
公开(公告)日：2022-05-06
申请号：CN202111210405.4
申请日：2021-10-18
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种半导体装置和电子系统，所述装置包括堆叠在外围电路结构上的单元结构，其中，单元结构包括第一层间电介质层以及在第一层间电介质层暴露并且连接至栅电极层和沟道区的第一金属焊盘，所述外围电路结构包括第二层间电介质层和在第二层间电介质层暴露并且连接至晶体管的第二金属焊盘，第一金属焊盘包括邻近的第一子焊盘和第二子焊盘，第二金属焊盘包括邻近的第三子焊盘和第四子焊盘，第一子焊盘和第三子焊盘耦接，并且第一子焊盘的宽度大于第三子焊盘的宽度，第二子焊盘和第四子焊盘耦接，并且第四子焊盘的宽度大于第二子焊盘的宽度。
-
公开(公告)号：CN114388031A
公开(公告)日：2022-04-22
申请号：CN202111082481.1
申请日：2021-09-15
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器件和一种非易失性存储系统。所述非易失性存储器件包括上绝缘层。第一基板位于所述上绝缘层上。上层间绝缘层位于所述第一基板上。多条字线在第一方向上堆叠在所述第一基板上，并延伸穿过所述上层间绝缘层的一部分。下层间绝缘层位于所述上层间绝缘层上。第二基板位于所述下层间绝缘层上。下绝缘层位于所述第二基板上。虚设图案由填充材料构成。所述虚设图案设置在形成于所述第一基板和所述第二基板中的至少一者中的沟槽中。所述沟槽形成在所述上绝缘层与所述第一基板相接的表面和所述下绝缘层与所述第二基板相接的表面中的至少一者上。
-
公开(公告)号：CN114300480A
公开(公告)日：2022-04-08
申请号：CN202111159083.5
申请日：2021-09-30
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157 , H01L27/11573
Abstract: 提供了非易失性存储装置和包括其的非易失性存储系统。所述非易失性存储装置包括：衬底，包括第一表面和在第一方向上与所述第一表面相对的第二表面；公共源极线，位于所述衬底的所述第一表面上；多条字线，堆叠在所述公共源极线上；第一绝缘图案，在与所述第一方向交叉的第二方向上与所述多条字线间隔开，并且位于所述衬底中；绝缘层，位于所述衬底的所述第二表面上；第一接触插塞，穿透所述第一绝缘图案并在所述第一方向上延伸；第二接触插塞，穿透所述绝缘层，在所述第一方向上延伸，并连接到所述第一接触插塞；上接合金属，连接到所述第一接触插塞并连接到电路元件；以及第一输入/输出焊盘，连接到所述第二接触插塞并电连接到所述电路元件。
-
-
Patent Agency Ranking
公开(公告)号：CN111435663A
公开(公告)日：2020-07-21
申请号：CN202010029757.9
申请日：2020-01-10
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11551 , H01L27/11568 , H01L27/11578
Abstract: 公开了一种半导体器件包括：栅电极，在与衬底上表面垂直的第一方向上彼此间隔开，并且在与第一方向垂直的第二方向上延伸不同的长度。该器件还包括：第一沟道和第二沟道，穿透栅电极并在第一方向上延伸；水平部分，设置在栅电极的下部中，并且将第一沟道和第二沟道的下部彼此连接；以及源极线，设置在第二沟道的上部中并连接到第二沟道。栅电极包括存储器单元中包括的存储器单元电极、设置在存储器单元电极的下部中的第一接地选择电极、设置在存储器单元电极的上部中的第二接地选择电极、以及设置在存储器单元电极的上部中的串选择电极。
-
公开(公告)号：CN111276488A
公开(公告)日：2020-06-12
申请号：CN201911147656.5
申请日：2019-11-21
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 一种非易失性存储器件包括：基板，包括单元区域和外围电路区域；在单元区域上的堆叠结构，该堆叠结构包括彼此分隔并依次堆叠的多个栅极图案；半导体图案，穿过堆叠结构连接到基板；外围电路元件，在外围电路区域上；第一层间绝缘膜，在单元区域和外围电路区域上，该第一层间绝缘膜覆盖外围电路元件；以及下接触，穿过第一层间绝缘膜连接到外围电路元件，下接触的顶表面的高度低于或等于所述多个栅极图案中在第一层间绝缘膜上的最下面的栅极图案的底表面的高度。
-
公开(公告)号：CN109037223A
公开(公告)日：2018-12-18
申请号：CN201810573020.6
申请日：2018-06-06
Applicant: 三星电子株式会社
IPC: H01L27/11551
CPC classification number: H01L27/11573 , H01L23/528 , H01L23/53271 , H01L27/11524 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L2224/16225 , H01L2224/48091 , H01L2924/00014 , H01L27/11551
Abstract: 公开了一种半导体存储器件及其制造方法。该半导体存储器件包括单元阵列区域和外围电路区域。该单元阵列区域包括多个电极结构和多个垂直结构，该多个电极结构包括依次堆叠在体导电层上的多个电极，该多个垂直结构穿透电极结构并且连接到体导电层。外围电路区域包括剩余基板和在剩余基板上的外围晶体管。剩余基板具有比体导电层的顶表面高的顶表面。
-
公开(公告)号：CN108511447A
公开(公告)日：2018-09-07
申请号：CN201810163667.1
申请日：2018-02-27
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11563
CPC classification number: H01L27/11556 , H01L27/11568 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L27/11517 , H01L27/11563
Abstract: 一种垂直存储器件包括：在衬底的外围电路区域上的栅极结构，衬底包括单元区域和外围电路区域，栅极结构包括第一栅电极；在衬底的单元区域上在基本上垂直于衬底的上表面的垂直方向上分别顺序地设置在多个层处的第二栅电极、第三栅电极和第四栅电极；在衬底的单元区域上延伸穿过第二栅电极的第一外延层；在第一外延层上在垂直方向上延伸穿过第三栅电极和第四栅电极的沟道；以及在衬底的外围电路区域的邻近于栅极结构的部分上的第二外延层。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.047 seconds)
