-
公开(公告)号：CN101617371A
公开(公告)日：2009-12-30
申请号：CN200880005233.3
申请日：2008-02-12
Applicant: 莫塞德技术公司
CPC classification number: G06F3/061 , G06F3/0655 , G06F3/0688 , G06F13/1694 , G11C7/1045 , G11C7/1078 , G11C7/1093 , G11C7/22 , G11C14/0018 , G11C16/0483 , G11C16/10 , G11C16/28 , G11C16/32 , H03K2005/00247 , Y02D10/14
Abstract: 一种存储器装置包括用于保存数据的核心存储器，例如闪速存储器。该存储器装置包括第一功率输入端以接收用于给该闪速存储器提供功率的第一电压。另外，该存储器装置包括第二功率输入端以接收第二电压。该存储器装置包括功率管理电路，其被配置成接收该第二电压和获得一个或多个内部电压。该功率管理电路提供或传送该内部电压到该闪速存储器。由该功率管理电路(例如电压转换器电路)产生的并且提供到该核心存储器的不同内部电压使能关于该核心存储器中的单元的操作，例如读取/编程/擦除。
-
公开(公告)号：CN101611454A
公开(公告)日：2009-12-23
申请号：CN200780051500.6
申请日：2007-12-03
Applicant: 莫塞德技术公司
Inventor： 潘弘柏 , 吴学俊 , 金镇祺 , S·A·普日贝尔斯基
CPC classification number: G11C7/20 , G06F13/4291 , G11C7/10 , G11C7/1003 , G11C19/00 , G11C2029/4402
Abstract: 多个存储器装置(例如，DRAM、SRAM、与非闪烁、或非闪烁)被串行互连。互连装置的每一个接收装置标识符(ID)并且将其锁存作为其ID。每一个装置包括用于计算另一个ID或者递增的ID来产生ID的电路。所产生的ID被传送到另一个装置并且该ID在串行互连中的每一个装置中被增加。互连中的最后一个装置提供最后一个所产生的ID，其被提供给具有识别电路的存储器控制器，识别电路从所提供的最后一个所产生的ID识别串行互联的装置的总数。该识别电路识别串行互连中的装置的总的输出等待时间。
-
公开(公告)号：CN101611453A
公开(公告)日：2009-12-23
申请号：CN200780051575.4
申请日：2007-12-21
Applicant: 莫塞德技术公司
CPC classification number: G06F13/4022 , G11C7/1048 , G11C7/18 , G11C11/408
Abstract: 提供的一种存储器系统具有多个存储体和多个链路控制器。对于每一存储体，存在第一切换逻辑，用于接收用于每一链路控制器的输出，并且用于传递仅一个链路控制器的输出到所述存储体。对于每一链路控制器，存在第二切换逻辑，用于接收每一存储体的输出，并且用于传递仅一个存储体的输出到所述链路控制器。根据本发明的实施例，存在切换控制器逻辑，用于控制所述第一切换逻辑和所述第二切换逻辑二者的操作，来防止多个链路控制器对同一存储体的同时或者交迭的存取，并且用于防止由同一链路控制器对多个体的同时或者交迭存取。
-
公开(公告)号：CN101506895A
公开(公告)日：2009-08-12
申请号：CN200780031340.9
申请日：2007-08-22
Applicant: 莫塞德技术公司
CPC classification number: G11C7/1042 , G11C7/10 , G11C7/1072 , G11C7/1078 , G11C7/20 , G11C8/04 , G11C16/0483
Abstract: 存储器系统体系结构具有串联的存储器设备。存储器系统为可扩缩的，以包括任意数量的存储器设备，而没有任何性能下降或者复杂的重新设计。每一个存储器设备具有串行的输入/输出接口，用于在其他存储器设备和存储器控制器之间通信。存储器控制器以至少一个位流来发布命令，其中该位流遵循模块化命令协议。该命令包括具有可选的地址信息和设备地址的操作码，使得仅有所寻址的存储器设备对命令起作用。与每个输出数据流和输入命令数据流并行地分别提供分离的数据输出选通和命令输入选通信号，用于识别数据的类型和数据的长度。模块化命令协议被用于在每一存储器设备中执行并发的操作以进一步提高性能。
-
公开(公告)号：CN101432816A
公开(公告)日：2009-05-13
申请号：CN200780015365.X
申请日：2007-04-27
Applicant: 莫塞德技术公司
Inventor： M·A·赞帕格莱昂纳 , M·图赫
IPC: G11C5/14 , G11C11/417
CPC classification number: G11C5/147 , G11C11/417 , H03K19/0008
Abstract: 提供用于将静态随机存取存储器阵列的虚地节点维持在足够用于维持数据保持的最小水平的方法和系统。电路能够将虚地节点维持在虚地参考电压VDD－(1.5＊Vth)，或跨过存储器单元维持1.5＊Vth，其中，Vth为静态随机存取存储器存储器单元晶体管的阈值电压，并且VDD为正供给电压。通过跟踪静态随机存取存储器阵列中的存储器单元晶体管的Vth，电路在维持数据完整性的同时减小泄漏电流。阈值电压参考电路能够包括一个或多个存储器单元晶体管(并行)或特殊地布线的存储器单元，以跟踪存储器单元晶体管阈值电压。虚地参考电压的值能够基于乘法器电路中的反馈链元件的比率。
-
Patent Agency Ranking
公开(公告)号：CN101410814A
公开(公告)日：2009-04-15
申请号：CN200780010648.5
申请日：2007-03-26
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G06F13/4247 , G06F13/1684 , G06F13/4234 , G11C16/06 , H01L24/48 , H01L2224/32145 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2924/00014 , H01L2924/10253 , H01L2924/12041 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/00 , H01L2224/45099 , H01L2924/00012 , H01L2224/85399 , H01L2224/05599
Abstract: 一种闪烁存储器系统在系统级封装(SIP)外壳中实现，所述系统包括闪烁存储器控制器和多个闪烁存储器设备。SIP涉及包括多个集成电路(芯片)的单个封装或者模块。闪烁存储器控制器被配置为和外部系统以及所述SIP中的多个存储器设备接口。所述存储器设备被配置在菊花链级联布置中，由闪烁存储器控制器通过经菊花链级联发送的命令控制。
-
公开(公告)号：CN101329911A
公开(公告)日：2008-12-24
申请号：CN200810130470.4
申请日：2002-12-05
Applicant: 莫塞德技术公司
Abstract: 本发明涉及一种低功耗内容可定址记忆体(CAM)架构。其中，CAM阵列之匹配线被分段成预搜寻部与主搜寻部。发出搜寻命令后，即在匹配线之预搜寻部上进行预搜寻作业。若预搜寻结果为匹配，则在匹配线之主搜寻部上接著进行主搜寻。若预搜寻结果为失配，则使主搜寻失效，因此匹配线之主搜寻部上没有功耗散。预搜寻与主搜寻作业可为管线式处理，以维持高产出量与最低潜候期。其中亦使用一匹配线感测电路侦测匹配线预搜寻及主搜寻部上的电流，以进一步降低功耗。匹配线系与感测电路之感测节点解耦，以便达成更高的感测速度与改进的感测裕度，同时使用模拟匹配线产生定时控制信号，以闩锁匹配线感测电路之输出。各匹配线最初先预充电至一以接地电势代表的落空状况，然后再加速预充电至一低于VDD的预设电压电势位准，以克服收尾之寄生电流，并使匹配线之电压摆幅减至最小，以节省电力。
-
公开(公告)号：CN101278459A
公开(公告)日：2008-10-01
申请号：CN200680036392.0
申请日：2006-08-18
Applicant: 莫塞德技术公司
CPC classification number: G06F1/24 , G06F1/3203 , H02J9/005
Abstract: 本发明涉及一种启动电路，其在省电模式下减小功率消耗，且该电路能够保持一个指示电源电压正常的活动标记信号。其实现方式是通过在省电模式下关闭启动电路，并使用一个状态保持电路用于响应低功耗信号以维持活动标记信号。该状态保持电路响应该启动电路的一个内部节点以在该内部节点已达到一个预设电压水平时产生该活动标记信号。该低功耗信号可以是一个睡眠模式信号和一个深度低功耗信号中的一个或两个。该状态保持电路包括一个覆盖电路用于在省电模式维持该活动标记信号，和一个恢复电路用于当退出省电模式时快速复位启动电路内部节点中的至少一个。
-
公开(公告)号：CN1296938C
公开(公告)日：2007-01-24
申请号：CN01813377.0
申请日：2001-05-31
Applicant: 莫塞德技术公司
CPC classification number: G11C15/043 , G11C11/56 , G11C11/5642 , G11C15/00 , G11C15/04 , G11C15/046
Abstract: 公开了一种用于在内容可寻址存储器的查找并比较操作期间检测单匹配、多于一个匹配或无匹配状态的多重匹配线读出电路。该电路将多重匹配线的电压上升速率与参考多重匹配线的电压上升速率进行比较，从而产生多比特结果，该结果表示三种状态之一。该电路产生自定时控制信号以结束查找并比较操作，并将电路设置到预充电状态。
-
公开(公告)号：CN1251242C
公开(公告)日：2006-04-12
申请号：CN01811709.0
申请日：2001-05-01
Applicant: 莫塞德技术公司
CPC classification number: G11C7/06 , G11C15/04 , G11C15/043
Abstract: 公开了一种用于检测CAM阵列的匹配线上的上升电压的匹配线读出电路。在接通电流源为匹配线提供电流并提高匹配线的电压之前，该电路将所述匹配线预充电到地。参考匹配线读出电路产生自定时控制信号以使电流源在预定时段保持接通。匹配线上读出的数据在电流源被断开之后被锁存，并且匹配线被预充电到地。由于本发明的匹配线读出电路将匹配线预充电到地而不是到电源电压VDD，因此功耗较少。通过读出匹配线电压上升到n沟道晶体管门限电位，提高了匹配线读出操作的速度。
-
-
-
-
-
-
-
-
-
Search Results
185
records
(took 0.031 seconds)
