公开(公告)号：CN112466955A

公开(公告)日：2021-03-09

申请号：CN202011407861.3

申请日：2020-12-04

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦海峰 ,  王礼祥 ,  许峰 ,  黄义

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423

Abstract: 本发明涉及一种具有体内导电沟道的薄层SOI‑LDMOS器件，属于半导体功率器件技术领域。该器件在传统薄层SOI‑LDMOS器件的基础上，将表面栅极转移到埋氧层中形成体内栅极，在P‑body下表面形成体内导电沟道。同时，在器件的漂移区刻蚀并填充二氧化硅，该器件具有以下优点：在正向导通时，体内栅电压对电流的控制能力有很大的提高，器件的跨导gmMAX相比与传统器件、传统超结器件分别提高了298.7％、87.1％，进一步在漂移区刻蚀并填充二氧化硅能提高漂移区的掺杂浓度进而减小器件的比导通电阻，最终提高器件的Baliga优值FOM。

公开(公告)号：CN113921611B

公开(公告)日：2025-04-25

申请号：CN202111139200.1

申请日：2021-09-26

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  周铸 ,  秦海峰

IPC: H10D30/65 ,  H10D62/10

Abstract: 本发明涉及一种具有双侧面超结槽栅LDMOS器件，属于半导体技术领域。该器件由双侧面超结槽栅区和LDMOS导电区组成，利用二氧化硅隔离层将双侧面超结槽栅区和LDMOS导电区分离，双侧面超结槽栅区由槽栅P+接触区、P型辅助耗尽区、漏极N‑buffer区、漏极N+区、漏极P+区组成，LDMOS导电区由源极P+区、源极N+区、P‑body、漂移区、漏极N‑buffer区、漏极N+区组成。本发明在传统LDMOS器件结构上，使用双侧面超结槽栅技术，在保证获得较高的击穿电压下，能够大幅降低器件的比导通电阻和增大器件的跨导，最终提高器件的Baliga优值FOM，并打破了硅极限。

公开(公告)号：CN113488525B

公开(公告)日：2023-05-26

申请号：CN202110745217.5

申请日：2021-07-01

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦海峰 ,  王礼祥 ,  王玉婵 ,  许峰 ,  黄义 ,  张红升

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明涉及一种具有电荷积累效应的超结EA‑SJ‑FINFET器件，属于半导体技术领域。该器件由控制区和LDMOS导电区组成，控制区由源栅隔离氧化层、控制区的P‑body、控制区的P型外包区、控制区的漏极N‑buffer区、漏极P+区组成，LDMOS导电区由源极金属Al、源极P+区、源极N+区、P‑body、漂移区、漏极N‑buffer区、漏极N+区组成。本发明器件在传统FINFET器件的结构上，通过使用电荷积累效应和超结技术，提高了器件的击穿电压和跨导最大值，大幅降低了器件的比导通电阻，最终提高了器件的Baliga优值FOM，并打破了硅极限。

公开(公告)号：CN112242449B

公开(公告)日：2023-04-18

申请号：CN202011120170.5

申请日：2020-10-19

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦海峰 ,  王礼祥 ,  许峰 ,  黄义

IPC: H01L29/861 ,  H01L29/868 ,  H01L29/06

Abstract: 本发明涉及一种基于SiC衬底沟槽型MPS二极管元胞结构，属于半导体技术领域。该器件在传统MPS器件的基础上，引入沟槽SiO2介质区和P型保护环，具有优点：(1)在正向导通单极性导电模式下，沟槽SiO2介质区和P型保护环对电子具有阻挡作用，阻碍电子直接流向肖特基接触区，使得电子在P+发射区下方不断地积累，P+N‑结达到开启电压后向N‑低浓度外延层注入空穴，器件进入双极性导电模式从而有效抑制电压回跳现象，最终消除snapback效应。(2)在反向击穿时，沟槽SiO2介质区和P型保护环屏蔽肖特基结的表面电场，将表面最大电场引入体内，使器件在体内发生击穿，从而减小器件的反向漏电流。

公开(公告)号：CN114464615A

公开(公告)日：2022-05-10

申请号：CN202210032624.6

申请日：2022-01-12

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  林徐葳 ,  秦海峰 ,  魏子凯 ,  张红升

IPC: H01L27/06 ,  H01L29/06

Abstract: 本发明涉及一种集成自偏置pMOS低关断损耗的SJ‑LIGBT器件，属于半导体技术领域。本发明：(1)自偏置pMOS包含P+漏极﹑N型区﹑P+源极﹑金属栅极与槽栅短接，无需额外栅信号控制。pMOS源极与LIGBT漂移区短接。(3)正向导通时，pMOS的栅源电压VGS,P随集电极电压变化，当VGS,P>VTH,自偏置pMOS自动关断，当VGS,P

公开(公告)号：CN113921611A

公开(公告)日：2022-01-11

申请号：CN202111139200.1

申请日：2021-09-26

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  周铸 ,  秦海峰

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种具有双侧面超结槽栅LDMOS器件，属于半导体技术领域。该器件由双侧面超结槽栅区和LDMOS导电区组成，利用二氧化硅隔离层将双侧面超结槽栅区和LDMOS导电区分离，双侧面超结槽栅区由槽栅P+接触区、P型辅助耗尽区、漏极N‑buffer区、漏极N+区、漏极P+区组成，LDMOS导电区由源极P+区、源极N+区、P‑body、漂移区、漏极N‑buffer区、漏极N+区组成。本发明在传统LDMOS器件结构上，使用双侧面超结槽栅技术，在保证获得较高的击穿电压下，能够大幅降低器件的比导通电阻和增大器件的跨导，最终提高器件的Baliga优值FOM，并打破了硅极限。

公开(公告)号：CN113611738A

公开(公告)日：2021-11-05

申请号：CN202110914932.7

申请日：2021-08-10

Applicant: 重庆邮电大学

Inventor： 黄义 ,  王礼祥 ,  秦海峰 ,  许峰 ,  陈伟中 ,  王琦 ,  张红升

IPC: H01L29/20 ,  H01L29/06 ,  H01L29/739

Abstract: 本发明涉及一种异质结注入的沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管呈左右对称结构，左半边结构包括P+集电极、N‑漂移区、P‑沟道区、N+发射极衬底、绝缘介质层、栅极金属接触区、集电极金属接触区、发射极金属接触区Ⅰ、发射极金属接触区Ⅱ和Al组分渐变区。本发明基于N+型GaN衬底材料上，采用从上至下为P/N/P/N的沟槽型IGBT垂直器件结构，通过较低掺杂的P+AlGaN集电极层就可以实现P+AlGaN/GaN较高的空穴注入比，同时，还在P+AlGaN/GaN异质结界面处引入x渐变的AlxGa1‑xN渐变层，以减少器件导通压降，提高器件输出电流。

公开(公告)号：CN112420846A

公开(公告)日：2021-02-26

申请号：CN202011417175.4

申请日：2020-12-04

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦海峰 ,  王礼祥 ,  许峰 ,  黄义

IPC: H01L29/78 ,  H01L29/10

Abstract: 本发明涉及一种具有表面和体内双沟道的横向超结薄层SOI‑LDMOS器件，属于半导体功率器件技术领域。该器件在传统表面栅薄层SOI‑LDMOS器件上，在埋氧层处额外引入体内栅极并在漂移区引入P型埋层，优点：(1)在正向导通时，该器件的表面与体内同时形成两个导电沟道，使电子的注入能力有很大的提升，从而降低器件的比导通电阻。引入的P型埋层提高了漂移区N型层的浓度进而优化器件的正向导通性能，最终降低器件的比导通电阻。(2)在击穿时，P型埋层优化漂移区的电场强度分布，P型埋层与N型层相互耗尽从而使漂移区发生电荷补偿效应。(3)在埋氧层引入体内栅极，提高了器件的跨导gm，从而使栅极电压对电流的控制能力增强。