一种高效肖特基接触超势垒整流器

    公开(公告)号:CN116960189A

    公开(公告)日:2023-10-27

    申请号:CN202310821634.2

    申请日:2023-07-05

    Abstract: 本申请提供一种高效肖特基接触超势垒整流器包括:第一导电类型衬底层;第一导电类型漂移区,其设置于所述第一导电类型衬底层的一侧;第二导电类型柱状区,其与第一导电类型漂移区并排设置于基底背离所述阴极结构的一侧,其中第一导电类型漂移区与第二导电类型柱状区之间设置有隔离层;第二导电类型体区,其设置于第二导电类型柱状区背离第一导电类型衬底层的一侧,第二导电类型体区完全覆盖第二导电类型柱状区并部分延伸至第一导电类型漂移区;阳极结构,分别接触第二导电类型体区和第一导电类型漂移区;其中,在反向工作状态时,通过第二导电类型柱状区调节整流器内部的电场分布,使得器件的反向击穿电压升高。

    一种扩散型高压大电流肖特基芯片的生产工艺

    公开(公告)号:CN105762076B

    公开(公告)日:2019-01-18

    申请号:CN201610110506.7

    申请日:2016-02-29

    Abstract: 本发明公开了一种扩散型高压大电流肖特基芯片生产的工艺,依次包括选取原始N型硅片、表面磷沉积、高浓度N+磷扩散、切割分离、化学机械抛光、硅片分类、一次氧化、一次光刻、硼扩散、二次光刻、肖特基势垒金属溅射、肖特基势垒形成、正面接触金属蒸发、正面金属光刻、背面处理、蒸发背面接触金属得到成品,用本发明的生产工艺加工的扩散型JBS肖特基芯片特别适宜于制造大电流工艺芯片,其成本至少比外延工艺低三分之一;同时,扩散型工艺形成的JBS肖特基芯片125℃下的高温漏电流比外延工艺小30%以上,缺陷率明显低于外延工艺;而且本工艺简单,易于实现批量化。

    一种大电流二极管应力减小加工工艺

    公开(公告)号:CN102034705A

    公开(公告)日:2011-04-27

    申请号:CN201010509031.1

    申请日:2010-10-18

    Inventor: 张力

    Abstract: 一种大电流二极管应力减小加工工艺,该工艺按如下步骤进行:引排,铜引线退火;焊料、芯片装填;焊接;成型;分段固化。通过在原工艺基础上增加铜引线退火以及将原固化方式改为分段固化,从而降低了产品的结构应力,从而克服了目前技术的缺陷,达到提升产品可靠性能的效果。

    一种高频吸收二极管芯片及其生产方法

    公开(公告)号:CN106711234B

    公开(公告)日:2019-09-06

    申请号:CN201710028828.1

    申请日:2017-01-16

    Abstract: 本发明提供一种高频吸收二极管芯片及其生产方法,该芯片包括衬底,衬底的上表面形成有外延层,外延层上设有基区窗口,基区窗口包括压点区以及位于压点区外围的分压区,外延层将压点区与分压区隔开,基区窗口上形成有第一离子扩散层,第一离子扩散层上设有发射区窗口,发射区窗口上形成有第二离子扩散层,压点区内的第一离子扩散层、第二离子扩散层的上表面设有钝化层,分压区内的第一离子扩散层上表面形成有氧化层,氧化层、钝化层均延伸至外延层的上表面。采用本发明的芯片特别适宜于RCD电路中尖峰吸收,同时,该工艺形成的芯片在125℃下的高温漏电流比传统扩散型二极管芯片小50%以上,缺陷率低,而且本工艺简单,易于实现批量化生产。

    一种高频吸收二极管芯片及其生产方法

    公开(公告)号:CN106711234A

    公开(公告)日:2017-05-24

    申请号:CN201710028828.1

    申请日:2017-01-16

    Abstract: 本发明提供一种高频吸收二极管芯片及其生产方法,该芯片包括衬底,衬底的上表面形成有外延层,外延层上设有基区窗口,基区窗口包括压点区以及位于压点区外围的分压区,外延层将压点区与分压区隔开,基区窗口上形成有第一离子扩散层,第一离子扩散层上设有发射区窗口,发射区窗口上形成有第二离子扩散层,压点区内的第一离子扩散层、第二离子扩散层的上表面设有钝化层,分压区内的第一离子扩散层上表面形成有氧化层,氧化层、钝化层均延伸至外延层的上表面。采用本发明的芯片特别适宜于RCD电路中尖峰吸收,同时,该工艺形成的芯片在125℃下的高温漏电流比传统扩散型二极管芯片小50%以上,缺陷率低,而且本工艺简单,易于实现批量化生产。

    一种扩散型高压大电流肖特基芯片的生产工艺

    公开(公告)号:CN105762076A

    公开(公告)日:2016-07-13

    申请号:CN201610110506.7

    申请日:2016-02-29

    CPC classification number: H01L29/66143

    Abstract: 本发明公开了一种扩散型高压大电流肖特基芯片生产的工艺,依次包括选取原始N型硅片、表面磷沉积、高浓度N+磷扩散、切割分离、化学机械抛光、硅片分类、一次氧化、一次光刻、硼扩散、二次光刻、肖特基势垒金属溅射、肖特基势垒形成、正面接触金属蒸发、正面金属光刻、背面处理、蒸发背面接触金属得到成品,用本发明的生产工艺加工的扩散型JBS肖特基芯片特别适宜于制造大电流工艺芯片,其成本至少比外延工艺低三分之一;同时,扩散型工艺形成的JBS肖特基芯片125℃下的高温漏电流比外延工艺小30%以上,缺陷率明显低于外延工艺;而且本工艺简单,易于实现批量化。

    一种大电流二极管应力减小加工工艺

    公开(公告)号:CN102034705B

    公开(公告)日:2012-12-12

    申请号:CN201010509031.1

    申请日:2010-10-18

    Inventor: 张力

    Abstract: 一种大电流二极管应力减小加工工艺,该工艺按如下步骤进行:引排,铜引线退火;焊料、芯片装填;焊接;成型;分段固化。通过在原工艺基础上增加铜引线退火以及将原固化方式改为分段固化,从而降低了产品的结构应力,从而克服了目前技术的缺陷,达到提升产品可靠性能的效果。

    一种新结构薄型桥式整流器

    公开(公告)号:CN206789544U

    公开(公告)日:2017-12-22

    申请号:CN201720454256.9

    申请日:2017-04-27

    CPC classification number: H01L2224/40 H01L2924/181 H01L2924/00012

    Abstract: 本实用新型公开了一种新结构薄型桥式整流器,包括跳线、偶数个下料片以及焊接在每个下料片上的大电流二极管芯片,所述大电流二极管芯片的正极或负极面朝上布置且通过焊料焊接固定在跳线的水平段与下料片之间,所述下料片伸出基板的部分内扣于基板之下。还包括塑封体,所述跳线和大电流二极管芯片完全包裹在塑封体内,所述下料片露在塑封体外的部位为引脚。该实用新型将下料片水平焊接段面积增大,可进行大晶粒的封装;提高外观一致性,较以往海鸥式,内扣式外观一致性有显著地提高,提高生产效率。

Patent Agency Ranking