-
公开(公告)号:CN111654419B
公开(公告)日:2022-02-11
申请号:CN202010568538.8
申请日:2020-06-19
Applicant: 西安微电子技术研究所
IPC: H04L43/0852 , H04J3/06
Abstract: 本发明属于通信网络领域,公开了一种网络同步方法、系统、节点设备及可读存储介质,所述网络同步方法包括:当当前节点接收报文后,提取报文中的源IP,采用网段最小IP与源IP中的较小者更新网段最小IP;将网段最小IP与当前节点的自身IP比较,当当前节点的自身IP大于网段最小IP时,当前节点定义为该网段内的从节点,将网段最小IP对应的节点定义为该网段内的主节点;将当前节点在该网段内的所有端口均定义为从端口,测量当前节点在该网段内每个从端口与主节点之间的链路延迟值,进而得到当前节点的时钟修正值,通过当前节点的时钟修正值进行同步。能够实现环形网络拓扑、交换型网络拓扑、冗余型网络拓扑及多种拓扑的混合组网的网络同步。
-
公开(公告)号:CN111628914A
公开(公告)日:2020-09-04
申请号:CN202010568541.X
申请日:2020-06-19
Applicant: 西安微电子技术研究所
IPC: H04L12/26
Abstract: 本发明属于链路测量领域,公开了一种周期通信网络的链路延时测量方法、系统及FPGA,所述测量方法包括:向Master发送测量请求报文,记录测量请求报文发送时刻;获取Master接收测量请求报文时的测量请求报文接收时刻;接收Master发送的第一应答报文和第二应答报文,记录第一应答报文接收时刻和第二应答报文接收时刻;获取Master发送第一应答报文时的第一应答报文发送时刻;根据上述时刻以及周期长度得到链路延时。通过增加了一次应答报文的交互,进而能够得到报文传输间隔累计的时钟偏差大小,相较于现有直接将该时钟偏差认为0的方式,极大的提升了链路延时的测量精度。
-
公开(公告)号:CN109782723A
公开(公告)日:2019-05-21
申请号:CN201910101120.3
申请日:2019-01-31
Applicant: 西安微电子技术研究所
IPC: G05B19/418 , H04L12/40
Abstract: 一种面向非特定AD的可配置多功能控制系统及方法,控制系统包括wishbone总线接口模块、寄存器控制模块、多功能控制模块、时序控制模块、单采数据存储模块以及循采数据存储模块。本发明设计了通用片内总线wishbone总线接口,通过该总线接口可以配置相关的参数;通过参数配置的方式,实现多种信号的有序输出,从而完成适用于不同AD的采集控制时序;通过参数配置,完成串/并采集数据的采集和大容量存储;功能上支持AD单采和循采功能,支持通道的模拟开关切换,支持通道可选择的循环采集功能,支持模拟开关打开时间和关闭时间可配置功能,支持单通道采集点数可配置功能,能够覆盖多种场景的应用需求。
-
公开(公告)号:CN107332794A
公开(公告)日:2017-11-07
申请号:CN201710676640.8
申请日:2017-08-09
Applicant: 西安微电子技术研究所
IPC: H04L12/937 , H04W72/04 , H04W72/10
Abstract: 本发明公开了一种面向时间触发通信的动态锁定时槽方法,本发明按照需求动态分配TT时槽,在TT帧时槽到来前,能够持续进行帧传送,带宽利用率得到提升,在TT帧负载较低且有多个交换机存在的级联系统中,带宽利用率提升显著。本发明在软件发送TT帧时候就已经知道是否有TT帧需要传送,仲裁机制得到简化。
-
-
-