主机至宾客机通知
    21.
    发明公开

    公开(公告)号:CN117377944A

    公开(公告)日:2024-01-09

    申请号:CN202280036766.8

    申请日:2022-01-26

    Abstract: 公开了主机至宾客机(H2G)通知的方法和系统。H2G是经由指令提供的。指令是发送用户处理器间中断指令。示例性处理器包括:解码器电路,用于对单个指令解码,并且至少根据操作码执行经解码的单个指令,以引起从在第一物理处理器上的主机中运行的虚拟设备到在第二物理处理器上的宾客机中的虚拟处理器上运行的虚拟设备驱动程序的主机至宾客机通知。

    用于动态调整流水线深度以改善执行等待时间的方法和装置

    公开(公告)号:CN115686636A

    公开(公告)日:2023-02-03

    申请号:CN202210725969.X

    申请日:2022-06-23

    Abstract: 用于管理数据处理设备的流水线深度的装置和方法。例如,装置的一个实施例包括:接口,用于接收来自多个客户机的多个工作请求;以及多个引擎,用于执行多个工作请求;其中,工作请求用于从多个工作队列被分派至多个引擎,工作队列用于存储针对每一工作请求的工作描述符,每个工作描述符用于包括执行对应的工作请求所需要的信息,其中,多个工作队列包括用于存储与第一等待时间特性相关联的工作描述符的第一工作队列和用于存储与第二等待时间特性相关联的工作描述符的第二工作队列;引擎配置电路,用于基于第一等待时间特性将第一引擎配置成具有第一流水线深度并且用于基于第二等待时间特性将第二引擎配置成具有第二流水线深度。

    处理器间中断的虚拟化
    25.
    发明公开

    公开(公告)号:CN115357332A

    公开(公告)日:2022-11-18

    申请号:CN202210399703.0

    申请日:2022-04-15

    Abstract: 本申请公开了处理器间中断的虚拟化。公开了用于处理器间中断的虚拟化的装置、方法和系统的实施例。在实施例中,装置包括:多个处理器核;中断控制器寄存器;以及逻辑,该逻辑用于响应于从虚拟机到中断控制器寄存器的写入而在由虚拟机监视器配置的第一数据结构中记录处理器间中断并向多个处理器核中的至少一个处理器核发送该处理器间中断的通知。

    用于启用对工作提交的细粒度的服务质量或速率控制的系统、装置和方法

    公开(公告)号:CN113849263A

    公开(公告)日:2021-12-28

    申请号:CN202011551891.1

    申请日:2020-12-24

    Abstract: 本申请公开了用于启用对工作提交的细粒度的服务质量或速率控制的系统、装置和方法。在一个实施例中,处理器包括:第一配置寄存器,用于存储用于与第一进程相关联的进程地址空间标识符(PASID)值的服务质量(QoS)信息;以及执行电路,耦合至第一配置寄存器,其中,执行电路响应于第一指令而用于:从第一指令的源操作数中标识的第一位置获得命令数据;将QoS信息和PASID值插入到命令数据中;以及将包括命令数据的请求发送到耦合至处理器的设备,从而使设备能够使用多个请求的QoS信息来管理多个进程之间的共享。描述并要求保护其他实施例。

    异步高速缓存转储清除引擎
    28.
    发明公开

    公开(公告)号:CN112148634A

    公开(公告)日:2020-12-29

    申请号:CN202010206093.9

    申请日:2020-03-23

    Abstract: 本申请公开了异步高速缓存转储清除引擎。所公开实施例涉及用于管理平台一致性高速缓存和存储器侧高速缓存的异步高速缓存转储清除引擎。在一个示例中,系统包括:多个互连的插槽,每个插槽包括高速缓存转储清除引擎(CFE)、核和包括多个高速缓存的相关联的高速缓存层级结构,CFE中的一个被指定为主插槽中的主CFE,主CFE用于:接收指定操作码和范围的请求,操作码要求高速缓存转储清除;执行请求以引起对主插槽中的落在该范围内的经修改的高速缓存行的写回和如果由请求指示的无效;以及将请求传递至系统中的任何其他从插槽,每个从插槽具有从CFE,从CFE用于引起对从插槽中的落在该范围内的经修改的高速缓存行的写回和如果由请求指示的无效。

Patent Agency Ranking