-
公开(公告)号:CN111382095A
公开(公告)日:2020-07-07
申请号:CN201911153261.6
申请日:2019-11-22
Applicant: 英特尔公司
Abstract: 一种方法包括在FPGA的管理组件处接收角色改变请求并且由管理组件向FPGA的可重新配置的PR插槽发出请求以将FPGA的第一电路设备的第一角色改变为FPGA的第二电路设备的第二角色。管理组件、可重新配置的PR插槽以及第一和第二电路设备配置在FPGA核中。该方法包括通过可重新配置的PR插槽将第一角色切换到第二角色。该方法包括由管理组件发出请求、主机重新枚举可重新配置的PR插槽、由主机触发重新枚举组件重新枚举可重新配置的PR插槽,以及通过可重新配置的PR插槽暴露第二角色,使得主机被重新配置为识别第二电路设备。
-
-
公开(公告)号:CN115686740A
公开(公告)日:2023-02-03
申请号:CN202210698289.3
申请日:2022-06-20
Applicant: 英特尔公司
Abstract: 描述了涉及用于交叉地址空间数据移动的可缩放访问控制检查的方法和装置。在实施例中,存储器存储具有多个条目的域间许可表(IDPT)。IDPT的至少一个条目提供目标地址空间标识符与多个请求方地址空间标识符之间的关系。硬件加速器设备至少部分地基于由IDPT的至少一个条目提供的关系来允许与多个请求方地址空间标识符对应的请求方中的一个或多个分别对与目标地址空间标识符对应的目标地址空间的访问。还公开并要求保护其他实施例。
-
-
公开(公告)号:CN112307529A
公开(公告)日:2021-02-02
申请号:CN202010231906.X
申请日:2020-03-27
Applicant: 英特尔公司
Abstract: 提供了用于设备接口管理的系统、装置、方法和计算机可读介质。设备包括设备接口,虚拟机(VM)包括设备驱动器,两者用于促进将设备分配给VM、由VM访问设备、或删除设备以不分配给VM。VM由通过计算机总线耦合到设备的计算平台的管理程序管理。设备接口包括支持设备管理协议以将设备接口置于以下状态的逻辑:解锁状态、用于阻止对设备接口进行更改的锁定状态、或用于实现由VM访问设备的设备寄存器或对VM的存储器地址空间的直接存储器访问的操作状态、或错误状态。可以描述和/或要求保护其他实施例。
-
-
公开(公告)号:CN109104184A
公开(公告)日:2018-12-28
申请号:CN201810490335.4
申请日:2018-05-21
Applicant: 英特尔公司
IPC: H03K19/173 , H03K19/177
Abstract: 一种设备包括可重配置电路和重配置逻辑。所述重配置逻辑用于:经由策略接口接收用户策略和图像策略;经由多个配置接口中的第一配置接口接收第一重配置图像;基于所述用户策略验证所述第一配置接口;基于所述图像策略验证所述第一重配置图像;以及响应于确定所述第一配置接口和所述第一重配置图像都是有效的,使用所述第一重配置图像重配置所述可重配置电路。
-
公开(公告)号:CN116340948A
公开(公告)日:2023-06-27
申请号:CN202211665557.8
申请日:2022-12-23
Applicant: 英特尔公司
IPC: G06F21/57 , G06F13/28 , G06F15/80 , G06F12/1009 , G06F12/1081 , G06F9/455 , G06F9/30
Abstract: 本申请公开了用于实现信任域的输入/输出扩展的电路和方法。描述了用于实现信任域的输入/输出扩展的系统、方法和装置。在一个示例中,硬件处理器包括:硬件处理器核心,该硬件处理器核心包括信任域管理器,该信任域管理器用于将一个或多个硬件隔离的虚拟机作为具有受保护存储器的区域的相应信任域来管理;以及输入/输出存储器管理单元(IOMMU)电路,该IOMMU电路被耦合在硬件处理器核心与输入/输出设备之间,其中该IOMMU电路用于:针对来自输入/输出设备的、对信任域的受保护存储器的直接存储器访问的请求,响应于该请求中的字段被设置为指示输入/输出设备处于信任域的受信任计算基中而允许直接存储器访问。
-
公开(公告)号:CN115481053A
公开(公告)日:2022-12-16
申请号:CN202210512838.3
申请日:2022-05-11
Applicant: 英特尔公司
IPC: G06F12/1009 , G06F12/0831 , G06F13/28
Abstract: 本发明涉及对共享存储器区域的独立地受控的DMA和CPU访问。一种集成电路的实施例,该集成电路包括用于以下操作的电路:在处理器存储器管理单元(MMU)与输入/输出存储器管理单元(IOMMU)之间共享与页相关联的页表,将页表条目存储在与该页相关联的存储器中,并且基于所存储的页表条目的一个或多个字段来分别控制来自处理器和来自直接存储器访问(DMA)请求的对该页的访问。公开并要求保护其他实施例。
-
公开(公告)号:CN113849427A
公开(公告)日:2021-12-28
申请号:CN202011548090.X
申请日:2020-12-24
Applicant: 英特尔公司
IPC: G06F12/1009
Abstract: 本申请公开了用于处理器中的细粒度地址空间选择的系统、装置和方法。在一个实施例中,处理器包括:第一配置寄存器,该第一配置寄存器用于存储指向进程地址空间标识符(PASID)表的指针;以及执行电路,该执行电路耦合至第一配置寄存器。响应于第一指令,执行电路用于:从第一指令的源操作数中标识的第一位置获得命令数据,从命令数据获得PASID表句柄,使用来自第一配置寄存器的指针并使用PASID表句柄来访问PASID表的第一条目以获得PASID值,将PASID值插入到命令数据中,以及将命令数据发送至耦合至处理器的设备。描述并要求保护其他实施例。
-
-
-
-
-
-
-
-
-