-
公开(公告)号：CN115529054B
公开(公告)日：2024-05-28
申请号：CN202211118975.5
申请日：2022-09-13
Applicant: 清华大学
Abstract: 本申请提供了一种相位追踪接收机系统，通过射频放大模块进行放大后的射频信号在鉴相模块内与参考信号进行鉴相获得外部信号与内部信号相位差，利用环路滤波模块对鉴相模块的输出进行滤波，得到调制信号，利用过零比较模块对该调制信号量化后的数字信号存放在寄存器模块上，数字控制模块在整个接收机系统解调过程中，起到逐次量化逻辑控制的作用，从而使得数字解调部分的时序正确稳健，而且在解调过程中只对一路信号进行处理，可以降低接收机系统的功耗。
-
公开(公告)号：CN117294267A
公开(公告)日：2023-12-26
申请号：CN202311258125.X
申请日：2023-09-26
Applicant: 清华大学
Abstract: 本发明公开了第一级堆叠的低功耗电压放大电路，包括：放大电路第一级和放大电路第二级；低功耗电压放大电路的输入电压经过放大电路第一级的放大，产生驱动第二级PMOS放大器输入差分对的输出电压和驱动第二级NMOS放大器差分对的输出电压，放大电路第一级产生的两个输出电压驱动放大电路第二级产生低功耗电压放大电路的输出电压。本发明提出的电路在第一级进行了放大器的堆叠设计，因此可以和第二级共电源供电，无需双电源供电，也可以充分地利用电源到地的电压范围，来降低电流消耗。对于第一级还提出了利用负载晶体管来降低功耗，或者实现第二级晶体管电流的快速平衡，对于第二级使用开关在放大器不工作时断开电源到地的通路以降低功耗。
-
公开(公告)号：CN115686436A
公开(公告)日：2023-02-03
申请号：CN202211392878.5
申请日：2022-11-08
Applicant: 清华大学
IPC: G06F7/535
Abstract: 本发明公开了一种定点数除法的计算方法及装置，该方法包括：将定点数形式的除数，转化为32bit浮点数，得到第一浮点数并计算整数数值；将预设常数和第一浮点数的整数数值之间的差值，视作第二浮点数；所述差值和所述第二浮点数存在相同的32bit存储格式；将第二浮点数，转化为第一定点数并作为定点数形式的除数的倒数的一阶估计值；对所述一阶估计值进行牛顿迭代，得到定点数形式的除数的倒数的二阶估计值；根据定点数形式的被除数和除数之商的正负符号、以及所述二阶估计值与定点数形式的被除数的乘积，生成定点数形式的被除数、和定点数形式的除数的除法运算结果。本发明所需时钟周期少且固定，可提高数字集成系统的性能。
-
公开(公告)号：CN111488722B
公开(公告)日：2022-12-27
申请号：CN202010301436.X
申请日：2020-04-16
Applicant: 清华大学
IPC: G06F30/392 , G06F30/32
Abstract: 一种全定制低漏电数字电路标准单元设计方法，在电路设计中：采用短沟道宽度和大沟道长度的晶体管，以增大数字电路标准单元电路导通电阻，抑制漏端感应源端势垒降低效应；并采用衬底连接大电阻单独偏压的方式，抑制晶体管栅电容的充放电。在版图设计中，单元版图定高，N阱和衬底采用可变动态高度，并取消填充单元，在每个单元版图中增加衬底和N阱接触，以避免尺寸增大和布局布线带来的闩锁效应，充分利用面积空间，本发明还提供了底层金属布线缺口除错方法，本发明基于深亚微米/纳米尺度CMOS集成电路制造工艺，所设计的数字电路标准单元具有较好的静态漏电性能，能实现原有工艺库提供的各单元电路基本功能，可用于综合全定制数字大规模集成电路。
-
公开(公告)号：CN114650067A
公开(公告)日：2022-06-21
申请号：CN202210302388.5
申请日：2022-03-25
Applicant: 清华大学
IPC: H04B1/00 , H04B1/40 , H04B1/7156 , H04B1/717 , H04B1/7183 , H04B1/719
Abstract: 本发明提供一种自同步脉冲超宽带信号基带调制电路与解调电路，基带调制电路包括：边沿触发脉冲发生器，用于产生基于触发信号和延时触发信号且具有固定脉冲宽度的同步脉冲；基于延时链的脉冲发生器，用于产生基于开关键控的调制方法、与同步脉冲具有预设延时间隔且具有预设脉冲宽度的数据脉冲；脉冲合成单元，用于将同步脉冲和数据脉冲进行合成，以产生自同步脉冲超宽带信号；时域中，数据脉冲的脉冲宽度远大于同步脉冲的脉冲宽度，频域中，数据脉冲通过跳频的方式分布在同步脉冲两侧。所述基带解调电路用于检测同步脉冲和数据脉冲，不仅实现与发射机之间的基带同步，并且提高接收机的抗噪声性能。
-
Patent Agency Ranking
公开(公告)号：CN114464185A
公开(公告)日：2022-05-10
申请号：CN202210087130.8
申请日：2022-01-25
Applicant: 清华大学深圳国际研究生院
Abstract: 本发明提供一种语音关键词的识别方法及识别电路，识别方法包括：在模拟域下计算语音信号的梅尔频率倒谱系数，包括：麦克风输出的信号经过低噪声放大器得到放大后的信号；利用帕萨瓦尔定理将所述放大后的信号在时域中经过平方器进行平方，得到平方后的信号；采用一组梅尔频率内呈线性的滤波器组对所述平方后的信号进行带通滤波，得到滤波后的信号；对所述滤波后的信号进行积分得到积分后的信号；采用对数运算电路对所述积分后的信号实现对数运算；对数运算得到的结果进行离散余弦变换得到所述语音信号的梅尔频率倒谱系数。通过在模拟域下计算语音信号的梅尔频率倒谱系数，有效降低了整体电路功耗，具有较高的可行意义。
-
公开(公告)号：CN113037303B
公开(公告)日：2022-04-12
申请号：CN202110229180.0
申请日：2021-03-02
Applicant: 清华大学
Abstract: 本发明提供了一种准相干脉冲超宽带接收机，将接收到的射频信号下变频到低中频后，分解为两路正交信号，这样即使射频本地振荡信号的质量不高，两路正交信号通过平方相加后，频率误差的影响也会被消除，准相干脉冲超宽带接收机的解调性能，对射频信号与射频本地振荡信号之间的相位误差和频率误差不敏感，即无需高质量的射频本地振荡信号，不需要高精度的频率综合器和高速模拟‑数字转化器，适用于低功耗的应用场景。且对窄带干扰等非理想因素抵御能力较强。本发明还提供了一种信号解调方法应用于准相干脉冲超宽带接收机。
-
公开(公告)号：CN114177525A
公开(公告)日：2022-03-15
申请号：CN202111447223.9
申请日：2021-11-30
Applicant: 深圳清华大学研究院
Abstract: 本申请提供一种神经肌肉电刺激器及其系统，神经肌肉电刺激器包括：电刺激产生单元，用于输出刺激电流；电极结构，通过信号合成单元与电刺激产生单元电连接且用于贴附于生命体上，电极结构用于根据刺激电流产生电刺激能量至生命体体表；肌电信号采集单元，通过信号合成单元电连接于电极结构，用于通过电极结构采集生命体体表的表面肌电信号，信号合成单元用于将电刺激产生单元产生的刺激电流和表面肌电信号进行频率合成和分离；及主控制器，主控制器电连接至电刺激产生单元及肌电信号采集单元，其中，主控制器用于接收电子设备发送的调控参数，并根据调控参数对刺激参数进行调整，刺激参数包括工作时长以及刺激电流的脉冲宽度以及周期。
-
公开(公告)号：CN114095047A
公开(公告)日：2022-02-25
申请号：CN202111402799.3
申请日：2021-11-19
Applicant: 深圳清华大学研究院
Abstract: 本申请实施例提供一种信号处理电路，包括幅度处理电路，用于将所述信号中幅度分量转换为幅度量化信号；相位处理电路，用于对所述信号中的相位分量转换为相位量化信号；解调器，电连接于所述幅度处理电路与相位处理电路，用于将所述幅度量化信号与所述相位量化信号进行合成映射，得到解调信号，所述解调信号包括所述信号的原始数据。本申请实施例还提供一种芯片以及接收机。由此，本申请实施例提供的信号处理电路以及电子设备，可以降低接收机电路的复杂程度及功耗，同时，在单独启用幅度处理电路时，可以在不改变信号调制方式的条件下，实现低功耗可唤醒机制，进一步降低接收机的平均功耗。
-
公开(公告)号：CN113986194A
公开(公告)日：2022-01-28
申请号：CN202111176418.4
申请日：2021-10-09
Applicant: 清华大学
Abstract: 本发明提供一种基于预处理的神经网络近似乘法器实现方法及装置，该方法包括：未知操作数输入前，确定已知操作数保留目标位数后截断的第一结果，以及截断对应的第一位移量；未知操作数输入后，确定所述未知操作数保留目标位数后截断的第二结果，以及截断对应的第二位移量；对所述第一结果和所述第二结果进行乘法运算，得到部分积；根据所述第一位移量和所述第二位移量对所述部分积进行位移，得到近似结果。该方法对已知的操作数提前进行预处理并进行储存，避免同时对多个操作数进行处理，从而可以降低乘法器单元在该处理步骤时的能耗，减小乘法器单元的设计面积，进而降低整个神经网络计算时所需要的能耗，同时减少神经网络输出结果的时间。
-
-
-
-
-
-
-
-
-
Search Results
516
records
(took 0.031 seconds)
