公开(公告)号：CN106783611A

公开(公告)日：2017-05-31

申请号：CN201710169410.2

申请日：2017-03-21

Applicant: 株洲中车时代电气股份有限公司

Inventor： 刘国友 ,  朱利恒 ,  戴小平 ,  覃荣震

IPC: H01L21/331 ,  H01L29/739 ,  H01L29/06

CPC classification number: H01L29/66325 ,  H01L29/0607 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/7397

Abstract: 本发明公开了一种具有栅极内嵌二极管的沟槽栅IGBT的制备方法，包括：步骤1，在IGBT器件主体进行P‑base区和N型增强区注入；步骤2，对IGBT器件主体进行沟槽刻蚀并沉积栅氧化层；步骤3，对IGBT器件主体的沟槽进行N型掺杂的多晶硅层沉积并填充满沟槽；步骤4，刻蚀掉IGBT器件主体的沟槽外多余的N型掺杂的多晶硅；步骤5，对IGBT器件主体的表面进行多晶硅氧化层的沉积；步骤6，对完成多晶硅氧化层沉积的IGBT器件主体进行源极注入，形成源极区；步骤7，对IGBT器件主体的沟槽进行P型掺杂，在沟槽栅的顶部形成P型掺杂的多晶硅区。通过在栅极的沟槽内形成内嵌二极管，增大从阳极经栅极流出电流通道的电阻，遏制栅极寄生电容对开关速度的影响。

公开(公告)号：CN112750896A

公开(公告)日：2021-05-04

申请号：CN201911063121.X

申请日：2019-10-31

Applicant: 株洲中车时代电气股份有限公司

Inventor： 李诚瞻 ,  戴小平 ,  吴煜东 ,  赵艳黎 ,  周正东

IPC: H01L29/15 ,  H01L29/16 ,  H01L29/872 ,  H01L21/329

Abstract: 本公开提供一种碳化硅肖特基二极管及其制备方法。该二极管包括：第一导电类型碳化硅衬底、位于衬底上方的第一导电类型漂移层漂移层和位于漂移层上方的超晶格层，所述超晶格层包括多个交替堆叠设置的第一导电类型掺杂层和第二导电类型掺杂层。该二极管还包括位于所述衬底下方并与所述衬底形成欧姆接触的阴极，和位于所述超晶格层上方并与所述超晶格层形成肖特基接触的阳极。本公开通过在SiC SBD阳极端半导体区形成超晶格层，使得在SiC SBD阳极施加负电压，二极管肖特基接触反偏时，超晶格层可以与漂移层形成PN结，通过PN结空间电荷区降低SiC SBD器件的反向漏电，解决了SiC SBD反向漏电过大的问题，提升了SiC SBD的性能。

公开(公告)号：CN112701151A

公开(公告)日：2021-04-23

申请号：CN201911013564.8

申请日：2019-10-23

Applicant: 株洲中车时代电气股份有限公司

Inventor： 李诚瞻 ,  罗烨辉 ,  周正东 ,  刘芹 ,  王志成 ,  龚芷玉 ,  魏伟 ,  戴小平

IPC: H01L29/06 ,  H01L29/24 ,  H01L21/336 ,  H01L29/78 ,  H01L21/265

Abstract: 本公开提供一种SiC MOSFET器件的制造方法及SiC MOSFET器件。该方法包括：提供SiC外延片，在所述SiC外延片表面沉积生长掩膜层；刻蚀所述掩膜层，在所述掩膜层上形成第一刻蚀槽；再次刻蚀所述掩膜层，在所述第一刻蚀槽内形成第二刻蚀槽；通过第一刻蚀槽和第二刻蚀槽构成的离子注入窗口，注入第一高能离子，形成阶梯状形貌的阱区；注入第二高能离子，形成源区。本公开通过阶梯状形貌的离子注入窗口，来实现自对准工艺，可以非常精确的实现对沟道长度和位置的控制，工艺简单稳定。同时，形成阶梯状形貌的P阱区，扩展了两个P阱区之间的JFET区，增大了JFET区电流横向输出路径，进一步提升器件大电流密度输出能力。

公开(公告)号：CN109841674B

公开(公告)日：2020-08-28

申请号：CN201711225585.7

申请日：2017-11-29

Applicant: 株洲中车时代电气股份有限公司

Inventor： 刘国友 ,  朱利恒 ,  戴小平 ,  罗海辉 ,  黄建伟

IPC: H01L29/739 ,  H01L29/08

Abstract: 本发明涉及具有改进的发射极结构的沟槽栅IGBT。沟槽栅IGBT包括平行的两个沟槽以及位于所述两个沟槽之间的P基区和发射极，其中，所述发射极位于所述P基区上方，所述发射极包括多个N++区与两两相接的多个P++区，其中，从所述沟槽栅IGBT的顶面看，每个所述P++区的形状均为以下任一种：圆形，其内接于所述两个沟槽的侧壁；椭圆形，其内接于所述两个沟槽的侧壁；以及N边形，N为大于或等于2的偶数，其中，所述N边形有且只有两个顶点分别位于所述两个沟槽的侧壁上，且所述N边形关于所述两个沟槽中间的与所述沟槽平行的直线对称，并且，所述N++区为所述两个沟槽的侧壁之间的除了所述P++区之外的区域。

公开(公告)号：CN107275394B

公开(公告)日：2020-08-14

申请号：CN201610216853.8

申请日：2016-04-08

Applicant: 株洲中车时代电气股份有限公司

Inventor： 刘国友 ,  覃荣震 ,  黄建伟 ,  吴义伯 ,  余伟 ,  戴小平

IPC: H01L29/739 ,  H01L23/58

Abstract: 本发明公开了一种功率半导体模块及其自保护方法，在第一金属化区与第二金属化区之间，或功率半导体芯片的发射极母排与集电极母排之间的功能单元。当功率半导体模块正常工作时，电流从集电极母排经第二金属化区流至功率半导体芯片，再经第一金属化区流至发射极母排。当功率半导体芯片工作时的发热使得功率半导体模块的内部上升至一定温度时，从集电极母排流过的电流通过功能单元直接流至发射极母排，而不再流过功率半导体芯片。本发明描述的功率半导体模块及其自保护方法无需外围控制电路参与，具有超温度自动保护功能，能够有效地保护功率半导体芯片因为过热而失效，同时降低了控制电路的复杂性，提高了系统工作的可靠性。

公开(公告)号：CN111244151A

公开(公告)日：2020-06-05

申请号：CN201811444411.4

申请日：2018-11-29

Applicant: 株洲中车时代电气股份有限公司

Inventor： 朱春林 ,  王亚飞 ,  王彦刚 ,  覃荣震 ,  戴小平 ,  罗海辉 ,  刘国友

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 本发明提供一种功率半导体器件超级结终端结构，包括位于衬底上的第一导电类型漂移区，在所述漂移区的表面设置有位于有源区外围的终端区，所述终端区包括在所述漂移区的表面设置的与有源区邻接的第二导电类型起始区和远离有源区的第一导电类型场截止环，在所述起始区与场截止环之间，沿着平行于所述场截止环的方向交替分布若干个第一导电类型掺杂区和第二导电类型掺杂区，其中，所述若干个第一导电类型掺杂区与第二导电类型掺杂区设置成能够在阻断状态时彼此完全耗尽，实现芯片终端体内电场三维均匀分布。通过本发明能够在提高芯片终端耐压的同时减少终端结构所占芯片面积的比例。

公开(公告)号：CN106409898B

公开(公告)日：2019-06-28

申请号：CN201610940446.1

申请日：2016-11-01

Applicant: 株洲中车时代电气股份有限公司

Inventor： 刘国友 ,  朱利恒 ,  戴小平 ,  覃荣震

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06 ,  H01L29/10

Abstract: 本申请公开了一种具有埋氧化层的沟槽栅IGBT及其制作方法，该方法包括在N型硅衬底表面进行磷注入形成N型区，N型硅衬底形成N‑漂移区；在N型区的表面进行硼注入，形成P基区；在N型区下部进行高能氧离子注入，形成第一埋氧层和第二埋氧层，经后续高温工艺后，第一埋氧层和第二埋氧层分别形成第一埋氧化层和第二埋氧化层，所述第一埋氧化层和所述第二埋氧化层之间形成具有预设宽度的沟道，所述沟道用于对从所述N‑漂移区和所述P基区之间流出的空穴进行限流；制作沟槽栅并形成IGBT结构。通过在沟槽栅IGBT底部引入埋氧化层，缩小从其源极流出的空穴路径的面积，遏制源极空穴电流大小，降低IGBT导通压降。

公开(公告)号：CN109755300A

公开(公告)日：2019-05-14

申请号：CN201811435318.7

申请日：2018-11-28

Applicant: 株洲中车时代电气股份有限公司

Inventor： 朱春林 ,  王亚飞 ,  王彦刚 ,  覃荣震 ,  戴小平 ,  罗海辉 ,  刘国友

IPC: H01L29/423 ,  H01L29/739

Abstract: 本发明公开了一种沟槽IGBT芯片，包括：N型衬底；多个条形沟槽栅极，其沿N型衬底表面延伸且平行分布；多个辅助栅极，其垂直于条形沟槽栅极的长度方向，以将多个条形沟槽栅极之间的区域隔离为多个有源区和多个陪区，有源区和陪区交替排列；其中，有源区设置有N+区、P+区、P阱区和N阱区：陪区未设置N+区、P+区、P阱区和N阱区；发射极金属层，其与N+区和P+区接触。本发明可以通过在沟槽IGBT芯片单胞内有源区和陪区之间引入辅助栅极，从而对有源区和陪区两者间进行有效隔离，避免二者之间工作中相互干扰，进而可以分别对有源区和陪区有针对性设计以实现芯片性能的总体优化。

公开(公告)号：CN109686797A

公开(公告)日：2019-04-26

申请号：CN201710980467.0

申请日：2017-10-19

Applicant: 株洲中车时代电气股份有限公司

Inventor： 李诚瞻 ,  吴煜东 ,  戴小平 ,  史晶晶 ,  王弋宇

IPC: H01L29/872 ,  H01L29/24 ,  H01L29/47

Abstract: 本发明公开了一种碳化硅肖特基二极管及其制造方法。所述碳化硅肖特基二极管包括复合肖特基接触结构，所述复合肖特基接触结构包括碳化硅外延层、肖特基金属层以及设置在所述碳化硅外延层与肖特基金属层之间的石墨烯层，所述石墨烯层用以阻挡所述碳化硅外延层的碳化硅原子和所述肖特基金属层的金属原子之间互相渗透，从而减小所述复合肖特基接触结构的漏电流。

公开(公告)号：CN108831832A

公开(公告)日：2018-11-16

申请号：CN201810426659.1

申请日：2018-05-07

Applicant: 株洲中车时代电气股份有限公司

Inventor： 朱春林 ,  罗海辉 ,  刘国友 ,  戴小平 ,  肖强 ,  覃荣震

IPC: H01L21/331 ,  H01L21/28 ,  H01L29/739 ,  H01L29/423

Abstract: 本发明公开了一种沟槽台阶栅IGBT芯片的制作方法，包括：在晶圆基片的上表面形成第一氧化层；将N型杂质注入到晶圆基片中，并使其扩散第一结深形成N阱；将P型杂质注入到N阱中，并使其扩散第二结深形成P阱；对第一氧化层上的第一预设位置以及与第一预设位置下方对应的P阱、N阱以及N阱下方晶圆基片进行刻蚀，形成沟槽；去除剩余的第一氧化层，并在P阱上表面和沟槽内表面形成第一厚度的第二氧化层；刻蚀掉P阱上表面和沟槽中的预设沟槽上部内表面的第二氧化层，并在对应的位置形成第二厚度的第三氧化层；在沟槽内填充多晶硅，形成具有台阶形貌的沟槽栅极。本发明实现在提升IGBT芯片电流密度的同时还优化了芯片的电学性能和可靠性。