-
公开(公告)号：CN114242712A
公开(公告)日：2022-03-25
申请号：CN202110878854.X
申请日：2021-08-02
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L25/18 , H01L29/778 , H01L29/78
Abstract: 实施方式的半导体装置具备：第一氮化物半导体层，具有第一面和第二面；第一源极电极，设置于第一面；第一漏极电极，设置于第一面；第一栅极电极，设置于第一源极电极与第一漏极电极之间的第一面；第二氮化物半导体层，设置于第二面，具有第三面和第四面，与第一氮化物半导体层相比带隙小，该第三面与第二面对置；以及第一半导体器件，设置于第四面，具有为第四面以下的大小且与第四面对置的第五面，包含与第二氮化物半导体层相比带隙的第一半导体材料。
-
公开(公告)号：CN112532220B
公开(公告)日：2024-09-24
申请号：CN202010057939.7
申请日：2020-01-19
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H03K17/567 , H01L29/78
Abstract: 实施方式提供具有简易构造的半导体装置。实施方式的半导体装置具备：常关断晶体管，具有第1电极、第2电极、以及第1控制电极；常开启晶体管，具有电连接于第2电极的第3电极、第4电极、以及第2控制电极；第1元件，具有电连接于第1控制电极的第1端部和电连接于第1电极的第2端部，包含第1电容成分；以及第2元件，具有电连接于第1控制电极以及第1端部的第3端部和第4端部，包含第2电容成分，在将常关断晶体管的阈值电压设为Vth，将常关断晶体管的最大栅极额定电压设为Vg＿max，将第4端部的电压设为Vg＿on，将第1电容成分设为Ca、第2电容成分设为Cb时，Vth＜(Cb/(Ca+Cb))Vg＿on＜Vg＿max。
-
公开(公告)号：CN112530923B
公开(公告)日：2024-06-28
申请号：CN202010074582.3
申请日：2020-01-22
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式提供噪声被降低的半导体装置。实施方式的半导体装置具备：第1常关断晶体管，具有第1电极、第2电极和第1控制电极；常导通晶体管，具有经由第1布线而与第2电极电连接的第3电极、第4电极和第2控制电极；第2常关断晶体管，具有第5电极、经由第2布线而与第3电极电连接的第6电极和第3控制电极；第1二极管，具有与第2控制电极电连接的第1阳极和与第3电极电连接的第1阴极；以及电容器，具有与第1阳极及第2控制电极连接的第1端部和第2端部。
-
公开(公告)号：CN117747639A
公开(公告)日：2024-03-22
申请号：CN202211664373.X
申请日：2022-12-23
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 本发明的实施方式涉及半导体装置及半导体装置的制造方法。实施方式的半导体装置具有：半导体层；第一绝缘膜，设置于半导体层上；第一电极膜，设置于第一绝缘膜上；第二电极膜，设置于第一电极膜上；以及第一场板电极，设置于第二电极膜上，第一场板电极的下端相比于第一电极膜的与第一绝缘膜接触的第一面而位于第二电极膜侧的第二面。
-
公开(公告)号：CN115810624A
公开(公告)日：2023-03-17
申请号：CN202210076987.X
申请日：2022-01-24
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式提供一种能够抑制因漏极电极与基板之间的基板电容引起的振铃的半导体装置。实施方式的半导体装置具备：第一端子；第二端子；第一芯片，具有与所述第二端子电连接的基板、设置在所述基板上的氮化物半导体层、设置在所述氮化物半导体层上并与所述第一端子电连接的第一漏极电极、设置在所述氮化物半导体层上并与所述第二端子电连接的第一源极电极、以及所述第一漏极电极与所述基板之间的基板电容；以及电阻部，串联连接在所述第一漏极电极与所述第二端子之间的包括所述基板电容的路径上。
-
Patent Agency Ranking
公开(公告)号：CN114256344A
公开(公告)日：2022-03-29
申请号：CN202110022665.2
申请日：2021-01-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/778 , H01L29/40 , H01L29/06
Abstract: 提供可靠性优异的半导体装置，从下到上具备：第一氮化物半导体层、带隙更大的第二氮化物半导体层、电连接于第一氮化物半导体层的第一电极，还具备：第一氮化物半导体层之上且与其电连接的第二电极；第一电极与第二电极间的栅极电极；栅极电极上且与其电连接的栅极场板电极；第一场板电极，位于第二氮化物半导体层上且栅极场板电极与第二电极间，与第一电极电连接；以及位于第一场板电极与栅极场板电极间且与第一电极电连接的第二场板电极。第二场板电极的底面与第一氮化物半导体层的距离，比栅极场板电极的最向第二电极侧突出的部分的底面与第一氮化物半导体层的距离短，比第一场板电极的第一电极侧的端面的底部与第一氮化物半导体层的距离短。
-
公开(公告)号：CN114188411A
公开(公告)日：2022-03-15
申请号：CN202110023207.0
申请日：2021-01-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/778 , H01L27/085 , H01L23/528
Abstract: 提供输出电容小的半导体装置，从下到上具备：基板；第一氮化物半导体层；带隙更大的第二氮化物半导体层；第一源极电极；第二源极电极，还具备：设于第一源极电极与第二源极电极间的第二氮化物半导体层之上的第一栅极电极；设于第二源极电极与第一栅极电极间的第二氮化物半导体层之上的第二栅极电极；漏极电极，设于第一栅极电极与第二栅极电极间的第二氮化物半导体层之上，具有第一布线、设于第二栅极电极与第一布线间的第二布线、设于第一布线与第二布线间的下方的第二氮化物半导体层的元件分离区域、和设于第一布线、第二布线以及元件分离区域之上并与第一布线以及第二布线电连接的第四布线；以及设于元件分离区域与第四布线间的绝缘膜。
-
公开(公告)号：CN110911483A
公开(公告)日：2020-03-24
申请号：CN201811451853.1
申请日：2018-11-30
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/778 , H01L29/40 , H01L29/423
Abstract: 实施方式提供一种开关特性优异的半导体装置。实施方式的半导体装置具备：第1氮化物半导体层；位于第1氮化物半导体层上、且与第1氮化物半导体层相比带隙更大的第2氮化物半导体层；位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第1电极；位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第2电极；位于第1电极与第2电极之间的栅极电极；与第1电极连接的第1场板电极；与第1电极电连接、且位于栅极电极与第2电极之间的第2场板电极；位于栅极电极上的第1导电层；和位于第1导电层上的第2导电层。栅极电极与第2场板电极之间的第1距离小于第1导电层与第2场板电极之间的第2距离，且小于等于第2导电层与第2场板电极之间的第3距离。
-
公开(公告)号：CN102237402B
公开(公告)日：2016-02-03
申请号：CN201110109142.8
申请日：2011-03-18
Applicant: 株式会社东芝
IPC: H01L29/778 , H01L29/06
CPC classification number: H01L29/7783 , H01L21/28264 , H01L21/743 , H01L29/0847 , H01L29/2003 , H01L29/41766 , H01L29/4236 , H01L29/7787 , H01L29/78
Abstract: 本发明的氮化物半导体元件具备：第一半导体层，其设置在基板上且含有第一导电型的氮化物半导体；第二半导体层，其设置在所述第一半导体层上、且含有具有与所述第一半导体层的表面载流子浓度相同量的表面载流子浓度的第二导电型的氮化物半导体。在所述第二半导体层上设置第三半导体层，其含有比所述第二半导体层的带隙宽度更宽的氮化物半导体。所述氮化物半导体元件进一步具备第一主电极，其与所述第二半导体层电连接；第二主电极，其与所述第一主电极隔开地设置、且与所述第二半导体层电连接；以及具备控制电极，其在所述第一主电极和所述第二主电极之间、隔着绝缘膜设置在贯通所述第三半导体层和所述第二半导体层而到达所述第一半导体层的第一沟槽的内部。
-
公开(公告)号：CN103022118B
公开(公告)日：2015-08-05
申请号：CN201210320351.1
申请日：2012-08-31
Applicant: 株式会社东芝
IPC: H01L29/778 , H01L29/40
CPC classification number: H01L29/2003 , H01L29/0619 , H01L29/1066 , H01L29/4236 , H01L29/42364 , H01L29/7787
Abstract: 本发明的实施方式的氮化物半导体装置，具备基板（1）、第一氮化物半导体层（3）、第二氮化物半导体层（4）以及在第二氮化物半导体层上（4）设置的源电极（5）、漏电极（6）、第一栅电极（9）、肖特基电极（10）和第二栅电极（12）。在第二氮化物半导体层（4）与第一氮化物半导体层（3）之间的界面处，形成二维电子气。第一栅电极（9）是常截止型FET（20）的栅电极，设置在源电极（5）与漏电极（6）之间。肖特基电极（10）设置在第一栅电极（9）与漏电极（6）之间。第二栅电极（12）是常导通型FET（21）的栅电极，设置在肖特基电极（10）与漏电极（6）之间。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.04 seconds)
