-
公开(公告)号:CN101933146B
公开(公告)日:2012-06-27
申请号:CN200980103571.5
申请日:2009-01-14
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/739 , H01L21/04 , H01L29/417 , H01L29/36
CPC classification number: H01L29/7802 , H01L21/0465 , H01L29/086 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/41766 , H01L29/42368 , H01L29/45 , H01L29/66068 , H01L29/7395 , H01L29/7816
Abstract: 一种半导体器件包括:第一导电类型或第二导电类型的碳化硅衬底(101);第一导电类型的SiC层(102),其形成在SiC衬底(101)的第一主表面上;第二导电类型的第一SiC区(103),其形成在SiC层(102)的表面上;第一导电类型的第二SiC区(104),其形成在第一SiC区(103)的表面内;栅极电介质(105),其连续地形成在SiC层(102)、第二SiC区(104)、以及介于SiC层(102)与第二SiC区(104)之间的第一SiC区(103)的表面上;栅极电极(106),其形成在栅极电介质(105)上;第一电极(108),其嵌入在沟槽中,该沟槽被选择性地形成在第一SiC区(103)与第二SiC区(104)邻接的部分中;以及第二电极(107),其形成在SiC衬底(101)的第二主表面上。
-
公开(公告)号:CN101933146A
公开(公告)日:2010-12-29
申请号:CN200980103571.5
申请日:2009-01-14
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/739 , H01L21/04 , H01L29/417 , H01L29/36
CPC classification number: H01L29/7802 , H01L21/0465 , H01L29/086 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/41766 , H01L29/42368 , H01L29/45 , H01L29/66068 , H01L29/7395 , H01L29/7816
Abstract: 一种半导体器件包括:第一导电类型或第二导电类型的碳化硅衬底(101);第一导电类型的SiC层(102),其形成在SiC衬底(101)的第一主表面上;第二导电类型的第一SiC区(103),其形成在SiC层(102)的表面上;第一导电类型的第二SiC区(104),其形成在第一SiC区(103)的表面内;栅极电介质(105),其连续地形成在SiC层(102)、第二SiC区(104)、以及介于SiC层(102)与第二SiC区(104)之间的第一SiC区(103)的表面上;栅极电极(106),其形成在栅极电介质(105)上;第一电极(108),其嵌入在沟槽中,该沟槽被选择性地形成在第一SiC区(103)与第二SiC区(104)邻接的部分中;以及第二电极(107),其形成在SiC衬底(101)的第二主表面上。
-
公开(公告)号:CN101221989B
公开(公告)日:2010-08-04
申请号:CN200710153275.9
申请日:2007-09-29
Applicant: 株式会社东芝
IPC: H01L29/872
CPC classification number: H01L29/872 , H01L29/0619 , H01L29/0623 , H01L29/1608
Abstract: 一种半导体器件包括:第一导电类型的SiC衬底;形成在该衬底上的第一导电类型的SiC半导体层,该半导体层的杂质浓度低于衬底的杂质浓度;第一电极,形成在半导体层上且与半导体层形成肖特基结,该肖特基结的势垒高度为1eV或更小;多个第二导电类型的结势垒,形成为接触第一电极,并且每一个所述结势垒距半导体层的上表面的深度为d1,其宽度为w,以及相邻的结势垒之间的间距为s;第二导电类型的边缘终端区,形成在结势垒的外侧以接触第一电极,并且其距半导体层的上表面的深度为d2;以及第二电极,形成在衬底的第二表面上,其中满足下列关系:d1/d2≥1,s/d1≤0.6,以及s/(w+s)≤0.33。
-
-