SiC肖特基势垒半导体器件
    23.
    发明授权

    公开(公告)号:CN101221989B

    公开(公告)日:2010-08-04

    申请号:CN200710153275.9

    申请日:2007-09-29

    CPC classification number: H01L29/872 H01L29/0619 H01L29/0623 H01L29/1608

    Abstract: 一种半导体器件包括:第一导电类型的SiC衬底;形成在该衬底上的第一导电类型的SiC半导体层,该半导体层的杂质浓度低于衬底的杂质浓度;第一电极,形成在半导体层上且与半导体层形成肖特基结,该肖特基结的势垒高度为1eV或更小;多个第二导电类型的结势垒,形成为接触第一电极,并且每一个所述结势垒距半导体层的上表面的深度为d1,其宽度为w,以及相邻的结势垒之间的间距为s;第二导电类型的边缘终端区,形成在结势垒的外侧以接触第一电极,并且其距半导体层的上表面的深度为d2;以及第二电极,形成在衬底的第二表面上,其中满足下列关系:d1/d2≥1,s/d1≤0.6,以及s/(w+s)≤0.33。

Patent Agency Ranking