-
公开(公告)号:CN100471070C
公开(公告)日:2009-03-18
申请号:CN02159360.4
申请日:2002-12-26
Applicant: 松下电器产业株式会社
IPC: H03M1/36
Abstract: 本发明的A/D转换器(1a)根据指示分解度的来自外部的控制信号(4)来变更流向放大器的电流,据此使分解度可变。当系统要求的A/D转换器的性能变化时,能降低作为系统整体的电力消耗。
-
公开(公告)号:CN101292426A
公开(公告)日:2008-10-22
申请号:CN200680038633.5
申请日:2006-03-13
Applicant: 松下电器产业株式会社
Abstract: 在多通道电流相加型DAC中,例如在2通道电流相加型DAC中,各通道(A、B)分别由两个小电流的电流源((I11、I12)、(I21、I22)…)构成与数字输入信号(DS)的位数对应的多个电流源(I1、I2…)。当在任一通道中将满标电流限制得较小时,各两个分支电流源通过开关(Sa1、Sa2)仅使其中任一个断开。因此,共用偏置电路的同时,各通道可各自不降低分辨率地调整满标电流。
-
公开(公告)号:CN101180799A
公开(公告)日:2008-05-14
申请号:CN200580049836.X
申请日:2005-10-31
Applicant: 松下电器产业株式会社
Inventor: 生驹平治
IPC: H03M1/74
Abstract: 在电流驱动型D/A转换器中,1LSB的电流源(1)、2LSB的电流源(2)是每次加权为1/2的二进制码的电流源,4LSB的电流源(3)是用温度计代码设计的同一结构的多个电流源中的一个。L=L3、W=W3的多个MOS晶体管以共栅-共阴方式连接,并且它们的栅极端子公用,从而构成决定各电流源1~3的恒流值的第一电路(A1)、(A2)、(A4)。对于把各电流源1~3的输出阻抗设定得很高的第二电路B1、B2、B4,其与第一电路(A1)、(A2)、(A4)级联连接,并且在其内部,L=L4、W=W4的多个MOS晶体管以共栅-共阴方式连接,并且它们的栅极端子公用。因此,能以更小面积构成,且能使电流源的电流特性更统一,使D/A转换特性的线性提高。
-
公开(公告)号:CN1574645A
公开(公告)日:2005-02-02
申请号:CN200410049065.1
申请日:2004-06-11
Applicant: 松下电器产业株式会社
Abstract: 本发明提供一种的D/A转换器,在用于晶片电平老化试验中、用在半导体工艺中可以形成的电阻元件和开关构成输出负载电阻,并内置于D/A转换器中,用控制信号切换上述开关来控制上述电阻元件的使用、不使用。现有的D/A转换器的构成是:为了让使用条件具有通用性而从LSI外部连接输出负载用电阻器、电流值设定用电阻器,进而输入电流值设定用基准电压。当在晶片状态下实施老化试验(晶片电平老化试验)时,由于半导体晶片上的焊盘间隔狭窄等的制约,往往不能在晶片上确保电阻和连接配线的空间,导致D/A转换器的晶片电平老化试验的实施困难。而根据本发明的D/A转换器,不用从外部连接老化试验用的电阻元件等就可以进行晶片电平老化。
-
公开(公告)号:CN102365825A
公开(公告)日:2012-02-29
申请号:CN200980158354.6
申请日:2009-08-19
Applicant: 松下电器产业株式会社
CPC classification number: H03H11/04 , H03H17/0223 , H03H2017/0247 , H04L25/02 , H04L27/36 , H04L27/38 , H04L27/3845
Abstract: 在使用数字滤波器和DAC的滤波器电路中,滤波器电路(1)具备2个并联构成的数字滤波器(2)、DAC(3)、LPF(5)。在DAC(3)内具备2个并联构成的解码器(3)、并行/串行转换器(8)、开关驱动器(9)、和开关(10)。PLL电路(4)向DAC(3)提供基准时钟(CLK1)。在上述DAC(3)内具备分频器(6)。上述分频器(6)2分频上述基准时钟(CLK1),将此2分频时钟(CLK2)提供给DAC(3)内的并行处理部(2个解码器(7)及并行/串行转换器(8))、和上述2个数字滤波器(2)。因此,就能容易地确保定时余量,可在几GHz左右的高速通信中使用。
-
公开(公告)号:CN101447789B
公开(公告)日:2011-11-23
申请号:CN200810190207.4
申请日:2002-12-26
Applicant: 松下电器产业株式会社
IPC: H03M1/36
Abstract: 本发明提供一种A/D转换器和A/D转换方法,其中A/D转换器包括:决定分解度的控制部件;根据所述控制部件的信号来变更电流的放大器;由在一端输入所述放大器的输出而在另一端输入相互不同的电压的多个比较器所构成的电压比较器列;通过把所述电压比较器列的比较结果输入到所述控制部件中来修正分解度。
-
公开(公告)号:CN102017411A
公开(公告)日:2011-04-13
申请号:CN200980115309.2
申请日:2009-04-06
Applicant: 松下电器产业株式会社
CPC classification number: H03M1/0836 , H03K5/15013 , H03K17/002 , H03M1/0624 , H03M1/745
Abstract: 本发明提供一种多信号开关电路、电流开关单元电路、锁存电路、电流相加型DAC、和半导体集成电路、视频设备、通信设备。在使用4个输入信号IN1~IN4的多信号开关电路中,配置4输入锁存电路(3b)。该4输入锁存电路(3b),在上述4个信号IN1~IN4中的1个取“L”、3个取“H”时,由4个NAND电路(6”)构成。各NAND电路(6”)的输出分别与上述4个输入信号IN1~IN4中的1个连接,将与输出连接的信号以外的剩余3个信号作为输入。因此,即使在具有3个以上输入信号的多信号开关电路中也能有效防止要输出的多信号间的定时误差。
-
公开(公告)号:CN101657972A
公开(公告)日:2010-02-24
申请号:CN200880012290.4
申请日:2008-07-09
Applicant: 松下电器产业株式会社
IPC: H03M1/74 , H01L21/822 , H01L27/04
CPC classification number: H03M1/0604 , H03M1/745
Abstract: 本发明提供一种D/A转换器、差动开关、半导体集成电路、视频设备和通信设备。其中,D/A转换器包括具有晶体管的多个电流源(IS1~IS2、IS3-1~IS3-63),根据所提供的数字信号选择从上述多个电流源(IS1~IS2、IS3-1~IS3-63)输出的电流的路径,从而将上述数字信号转换为模拟信号,构成各电流源(IS1~IS2、IS3-1~IS3-63)的晶体管的背栅极端子被施加正向偏置电压。
-
公开(公告)号:CN101578561A
公开(公告)日:2009-11-11
申请号:CN200880001383.7
申请日:2008-06-04
Applicant: 松下电器产业株式会社
IPC: G05F3/26
CPC classification number: H03K17/223 , H03K17/30 , H03K17/6871
Abstract: 本发明提供一种快速恢复电路,在半导体电路从断电状态恢复到工作状态时使用,所述半导体电路在基准电压端子(RT)上连接有用于稳定基准电压的稳定化电容(2),在该快速恢复电路中,由电流镜电路(40)返回生成滞环比较器(1)的关断侧阈值电压ref1的第一电流通路(Ph1)的电流(Ia)而生成第二电流通路(Ph2)的电流(Ib),其中该第二电流通路生成上述基准电压(Vbias)。比较器(1)被输入上述基准电压(Vbias)作为输入电压(vin)。在上述比较器(1)中,当基准电压(Vbias)变得与上述关断侧阈值电压(ref1)相等时,立即停止电流源(I1)对稳定化电容(2)的充电。上述比较器(1)的阈值电压(ref1)被设定为要成为基准电压端子(RT)的基准电压(Vbias)的所希望电压值。
-
公开(公告)号:CN1184743C
公开(公告)日:2005-01-12
申请号:CN02126870.3
申请日:2002-07-16
Applicant: 松下电器产业株式会社
IPC: H03K19/0948 , H03K19/00 , H03K19/0185
CPC classification number: H03K3/012 , H03K3/356113
Abstract: 本发明旨在提供这样的电平移动电路,即使低压信号的电压电平降低时,该电路也可稳定输出经电平变换的信号。为此,在数字信号在N沟道晶体管15、16源极处输入的CMOS电平移动电路中,N沟道晶体管15、16的栅极处被输入偏置电压Vref,该偏置电压Vref,高于数字信号的高电平电压,但低于数字信号的高电平电压加上N沟道晶体管15、16的阈值电压后的值。本发明提供一种设有第一N沟道晶体管、第二N沟道晶体管、第一P沟道晶体管以及第二P沟道晶体管的CMOS电平移动电路,其中第一N沟道晶体管的衬底电极与第二N沟道晶体管的衬底电极上所加的电压之一或它们二者低于接地电压。
-
-
-
-
-
-
-
-
-