公开(公告)号：CN110704260A

公开(公告)日：2020-01-17

申请号：CN201910857719.X

申请日：2019-09-11

Applicant: 无锡江南计算技术研究所

Inventor： 菅陆田 ,  谢军 ,  朱巍 ,  宁永波 ,  李峰 ,  吴珊 ,  刘佳季

IPC: G06F11/22

Abstract: 一种用于处理器IO寄存器测试激励的可重用方法，属于计算机体系结构处理器技术领域。方法包括定义IO寄存器读写测试用的父类；在部件级或芯片级的IO接口上，实现继承上述父类的测试子类。本发明不用重复开发同一IO寄存器在不同测试环境下的测试激励，显著减少测试激励开发总量，加快了IO寄存器相关的错误收敛速度，压缩了处理器验证周期。测试激励可继承性良好，易用性增强。

公开(公告)号：CN110704234A

公开(公告)日：2020-01-17

申请号：CN201910861709.3

申请日：2019-09-12

Applicant: 无锡江南计算技术研究所

Inventor： 宁永波 ,  菅陆田 ,  吴珊 ,  朱巍 ,  李峰 ,  谢军 ,  刘佳季

IPC: G06F11/10 ,  G06F11/22 ,  G06F11/263

Abstract: 本发明涉及芯片验证技术领域，具体涉及一种存控数据传输错误注入方法。本发明通过以下技术方案得以实现的：一种存控数据传输错误注入方法，包含如下步骤；步骤S01：抽象数据传输协议步骤，对数据传输协议进行抽象处理，从而保证错误注入与协议产生交底的耦合度；步骤S02：故障模型抽象步骤，对注错模块进行配置；步骤S03：注入方式配置步骤，对焦点及伪随机设计进行设置。本发明的目的是提供一种存控数据传输错误注入方法，能够使用统一的错误注入接口，注入定向错误或伪随机错误，提高待测设计的容错功能测试效率，大大降低测试集开发工作量。