-
公开(公告)号：CN114218063A
公开(公告)日：2022-03-22
申请号：CN202110426731.2
申请日：2021-04-20
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开一种异构众核处理器的轻量级并行测试用例生成方法，包括以下步骤：构建配置文件；利用配置分析器模块分析构建的配置文件，将配置文件中的配置信息转换成代码生成器模块可以识别的格式（该格式为字典），并加上配置文件名和测试用例名；代码生成器模块生成异构并行测试用例工程；将多组配置信息输入代码生成器模块，得到多组异构并行测试用例工程，进行混合编译得到并行测试用例程序。本发明生成的异构并行测试用例在国产异构众核处理器的硅前验证中具有速度快、效率高的优点。
-
公开(公告)号：CN114217914A
公开(公告)日：2022-03-22
申请号：CN202110387037.4
申请日：2021-04-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开一种面向高性能计算的存储服务资源管理方法，包括运算节点到存储服务资源映射查询、存储服务资源到运算节点的映射查询和存储服务资源调度；所述管理节点，用于将查询任务指派到指定的CE节点，还用于选择调度策略并计算映射关系，将调度任务派送到指定的CE节点；所述CE节点层，用于在CE节点上以多进程的方式登录到多个运算节点，执行具体的查询任务，还用于在CE节点上以多进程的方式登录到转发节点，然后在转发节点上获取具体的映射信息，执行具体的调度任务；所述运算节点层为存储服务资源的使用层。本发明解决了存储服务资源和计算节点快速查询和调度的问题，快速高效，可扩展性、通用性强。
-
公开(公告)号：CN112445603A
公开(公告)日：2021-03-05
申请号：CN201910799247.7
申请日：2019-08-28
Applicant: 无锡江南计算技术研究所
IPC: G06F9/50
Abstract: 本发明公开一种非结构网格主从动态并行预处理方法，基于由多个物理块构成的千万及以上量级规模的网格，包括以下步骤：S1、主进程按照物理块顺序分配任务，将每个物理块的网格信息分发至各从进程；S2、从进程接收来自主进程的任务，并对每个物理块内的网格单元进行预处理；S3、从进程将预处理结果发回至主进程，并向主进程申请下一组网格进行预处理；S4、主进程将所有网格组分发完后，向从进程发送结束信号；S5、从进程收到结束信号后，从进程结束。本发明能满足千万及以上量级网格规模的数值模拟需求，解决大规模非结构网格预处理内存需求过大和效率低的问题。
-
公开(公告)号：CN105678060A
公开(公告)日：2016-06-15
申请号：CN201511027453.4
申请日：2015-12-31
Applicant: 无锡江南计算技术研究所
Abstract: 一种数值预报产品实时处理方法，包括：使用数值预报系统计算预报数据，数值预报系统将每次计算的预报数据保存在文件系统中；采用预报产品生产服务进程，以服务运行方式，读取数值预报系统计算的预报数据，实时判断数值预报系统计算的预报数据是否加入了新数据，在加入了新数据的情况下，从文件系统中读入新数据进行更新；实时接收预报产品发布服务进程发送的针对预报区域内使用经纬度坐标确定的任意点的预报数据请求；响应于接收的针对该任意点的预报数据请求，对数值预报系统计算的预报数据进行实时处理，通过预定算法生成发布服务进程请求的预报区域内使用经纬度坐标确定的任意点的预报产品，将该任意点的预报产品返回给预报产品发布服务进程。
-
-
Patent Agency Ranking
公开(公告)号：CN102929738A
公开(公告)日：2013-02-13
申请号：CN201210442295.9
申请日：2012-11-06
Applicant: 无锡江南计算技术研究所
IPC: G06F11/07
Abstract: 本发明提供了一种大规模异构并行计算的容错方法，包括：对每个时间步的每个核心计算模块，进行以下处理：将计算课题的计算数组的内容赋值给备份数组；完成核心计算模块的计算；其中，完成核心计算模块的计算包括：统计可用处理器核数，以获得第一处理器核数；可用处理器核并行运算核心计算模块；再次统计可用处理器核数，以获得第二处理器核数；比较第一处理器核数和第二处理器核数，若第二处理器核数小于第一处理器核数，则将备份数组的内容赋值给计算数组，并重新完成核心计算模块的计算，直至第一处理器核数与第二处理器核数一致。本发明的大规模异构并行计算容错方法能充分利用计算资源，减少故障恢复时间，提高并行计算的可靠性。
-
公开(公告)号：CN114218065B
公开(公告)日：2025-04-08
申请号：CN202110453215.9
申请日：2021-04-26
Applicant: 无锡江南计算技术研究所
IPC: G06F11/3604
Abstract: 本发明公开一种指令流一致性测试方法，S1、初始化各项参数；S2、读入命令行参数；S3、设置共享空间的大小，申请共享的可执行空间；S4、Fork进程，并将进程绑定在不同核心上；S5、进入指令Cache测试入口模块，初始化由随机数组成的数组，并添加前缀指令；S6、进入自动测试模块；S7、进入执行指令模块；S8、执行指令模块运行结束，并进入结束测试模块；S9、在结束测试模块中，判断是否超过设定的执行遍数，如果超过，则进行结果校验，如果没超过，则再次进入自动测试模块；S10、结束测试后，汇报测试结果并回收进程，然后退出并结束。本发明解决了指令Cache一致性验证困难的问题。
-
公开(公告)号：CN115712583A
公开(公告)日：2023-02-24
申请号：CN202310023205.0
申请日：2023-01-09
Applicant: 之江实验室 , 无锡江南计算技术研究所
IPC: G06F12/0877 , G06F12/0884 , G06F12/0862 , G06F3/06 , G06N3/08
Abstract: 本发明公开了一种提升分布式缓存跨节点访问性能的方法及装置、介质。该方法依据轮次训练时预先生成的随机序列，在一个训练步骤中需要跨节点访问训练所需的样本时，查看当前步骤以及后续步骤所需的其他样本是否也存在于目标节点中，如果存在则将其一次性读取过来。本发明减少了训练过程中跨节点访问的次数带来的性能开销，有助于提升训练的总体性能。
-
公开(公告)号：CN114564397A
公开(公告)日：2022-05-31
申请号：CN202210185716.8
申请日：2022-02-28
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 本发明公开一种基于控制约束的访存测试程序生成方法，包括以下步骤：步骤1、生成控制核心运行的程序，在其中声明可操作的地址空间大小以及首地址，并生成计算核心的代码段；步骤2、生成计算核心访存测试程序，将计算核心的访存首地址设置成控制程序申请的可操作首地址；步骤3、在计算核心访存地址遍历生成时，进行地址访存序列的控制生成；步骤4、根据步骤3中获得的参数，形成对应的测试程序。本发明面向国产向众核异构处理器实现满足约束条件的随机访存测试，另外能够根据访存策略进行定制，对处理器的存储一致性实现有针对性的验证测试，实现了合法且随机的访存测试程序生成。
-
公开(公告)号：CN114564396A
公开(公告)日：2022-05-31
申请号：CN202210185468.7
申请日：2022-02-28
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 本发明公开一种基于数据路径约束求解的随机指令测试程序生成方法，包括以下步骤：S1、循环读取基于约束求解的随机指令序列文件，每次读取一行，若为空则跳转至S7；S2、根据S1中读取的内容，解析指令格式，获取指令名称以及指令格式中每一个操作数的类型；S3、随机读取与S2中解析的指令对应的数据路径约束求解结果文件，获取一组基于数据路径约束的验证元组数据；S4、将S3中获取的验证元组数据按照对界要求预先存储到局存空间中；S5、根据S1中自随机指令序列文件读取的当前随机指令；S6、跳转至S1继续读取指令序列进行解析；S7、生成结果校验代码。本发明可以提升随机指令测试的有效性。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.071 seconds)
