公开(公告)号：CN107408581B

公开(公告)日：2020-11-06

申请号：CN201680014233.4

申请日：2016-08-05

Applicant: 富士电机株式会社

Inventor： 泷下博 ,  吉村尚 ,  田村隆博 ,  小野泽勇一 ,  山野彰生

IPC: H01L29/861 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 提供一种半导体装置，其具备：半导体基板，掺杂有杂质；正面侧电极，设置于半导体基板的正面侧；以及背面侧电极，设置于半导体基板的背面侧，半导体基板具有：峰区，配置于半导体基板的背面侧，并且杂质浓度具有一个以上的峰；高浓度区，配置于比峰区更靠向正面侧的位置，并且杂质浓度的分布比一个以上的峰平缓；以及低浓度区，配置于比高浓度区更靠向正面侧的位置，并且杂质浓度比高浓度区的杂质浓度和半导体基板的基板浓度低。

公开(公告)号：CN107534059B

公开(公告)日：2020-07-14

申请号：CN201680025325.2

申请日：2016-09-20

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  小野泽勇一 ,  田村隆博 ,  小川惠理

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/868

Abstract: 即使阴极区域缺损，也不使中间区域与阴极电极接触。提供一种半导体装置，其具备半导体基板，半导体基板具有注入有第1导电型的第1杂质的场截止区域、形成在场截止区域的背面侧且注入有第2导电型的第2杂质的中间区域、和形成在中间区域的背面侧的第1导电型的阴极区域，在半导体基板的背面，第1杂质的浓度高于第2杂质的浓度。

公开(公告)号：CN110462838A

公开(公告)日：2019-11-15

申请号：CN201880021352.1

申请日：2018-10-12

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  根本道生

IPC: H01L29/739 ,  H01L21/336 ,  H01L21/76 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 提供一种半导体装置，其具备：半导体基板，其具有漂移区；晶体管部，其形成于半导体基板，且具有集电区；二极管部，其形成于半导体基板，且具有阴极区；以及边界部，其形成于半导体基板，在半导体基板的上表面配置于晶体管部与二极管部之间，且具有集电区，在晶体管部的台面部和边界部的台面部设置有掺杂浓度比漂移区的掺杂浓度高的发射区，在边界部的台面部的上表面，发射区与栅极沟槽部接触的部分即沟道部的在台面部的上表面处的密度比晶体管部的台面部的上表面处的沟道部的密度小。

公开(公告)号：CN105814694B

公开(公告)日：2019-03-08

申请号：CN201580002976.5

申请日：2015-08-13

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  泷下博 ,  吉村尚 ,  田村隆博 ,  小野泽勇一

IPC: H01L29/861 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L27/04 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 提供一种半导体装置，具备：n型的半导体基板；p型的阳极区，形成在半导体基板的正面侧；n型的场停止区，在半导体基板的背面侧以质子作为施主而形成；以及n型的阴极区，形成在比场停止区更靠近半导体基板的背面侧的位置，场停止区中的深度方向的施主的浓度分布具有第一峰值和第二峰值，第二峰值比第一峰值更靠近半导体基板的背面侧，并且第二峰值的浓度比第一峰值更低，阳极区与阴极区之间的至少一部分区域中的载流子寿命比阳极区和阴极区中的任一载流子寿命更长。

公开(公告)号：CN107534059A

公开(公告)日：2018-01-02

申请号：CN201680025325.2

申请日：2016-09-20

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  小野泽勇一 ,  田村隆博 ,  小川惠理

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/868

Abstract: 即使阴极区域缺损，也不使中间区域与阴极电极接触。提供一种半导体装置，其具备半导体基板，半导体基板具有注入有第1导电型的第1杂质的场截止区域、形成在场截止区域的背面侧且注入有第2导电型的第2杂质的中间区域、和形成在中间区域的背面侧的第1导电型的阴极区域，在半导体基板的背面，第1杂质的浓度高于第2杂质的浓度。

公开(公告)号：CN103066125A

公开(公告)日：2013-04-24

申请号：CN201210403233.7

申请日：2012-10-19

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  大西泰彦 ,  北村睦美

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08

CPC classification number: H01L29/0878 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/7811

Abstract: 提供了一种超结半导体器件，使用该半导体器件，击穿电压特性和电压降特性之间的权衡关系被显著改进，可能极大地改进元件周边部分的耐电荷性，且提高了长期的击穿电压可靠性。该超结半导体器件包括由构成超结半导体的n-型漂移区和p-型分隔区形成的平行pn层，这些pn层在施加有截止态电压时耗尽，且具有这样的结构：其中在围绕元件有源部分的环状元件周边部分中的第二平行pn层的重复节距小于元件有源部分中的第一平行pn层的重复节距，且元件周边部分包括在第二平行pn层表面上的低浓度n-型区，且在元件周边部分中的外周部分中的p-型分隔区的深度小于内周部分的p-型分隔区的深度。

公开(公告)号：CN108447903B

公开(公告)日：2023-07-04

申请号：CN201810151457.0

申请日：2018-02-14

Applicant: 富士电机株式会社

Inventor： 三塚要 ,  小野泽勇一 ,  田村隆博

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明提供一种半导体装置，其具备：半导体基板，形成有有源部和边缘部；上部电极，设置在半导体基板的上方；绝缘膜，设置在半导体基板与上部电极之间，并形成有接触孔；第一导电型的漂移区，形成在半导体基板的内部；第二导电型的基区，形成在有源部，并经由接触孔与上部电极连接；第二导电型的阱区，形成在边缘部，并与上部电极分离；以及第二导电型的延长区，从基区向阱区的方向延伸地形成，并通过绝缘膜与上部电极分离，从接触孔的阱区侧的端部到延长区的阱区侧的端部为止的第一距离与从延长区的阱区侧的端部到阱区为止的第二距离之和小于有源部中的半导体基板的厚度。

公开(公告)号：CN107004723B

公开(公告)日：2021-03-09

申请号：CN201680003833.0

申请日：2016-06-16

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  小野泽勇一 ,  吉村尚 ,  泷下博 ,  山野彰生

IPC: H01L29/861 ,  H01L21/263 ,  H01L21/265 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 本发明提供一种半导体装置，具备：半导体基板，其掺杂有杂质；正面侧电极，其设置于半导体基板的正面侧；以及背面侧电极，其设置于半导体基板的背面侧，半导体基板具有：峰区域，其配置于半导体基板的背面侧，且杂质浓度具有1个以上的峰；高浓度区，其配置位置与峰区域相比更靠近正面侧，且杂质浓度比1个以上的峰平缓；以及低浓度区，其配置位置与高浓度区相比更靠近正面侧，且杂质浓度比高浓度区的杂质浓度低。

公开(公告)号：CN111095565A

公开(公告)日：2020-05-01

申请号：CN201880050073.8

申请日：2018-11-21

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  小野泽勇一

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供半导体装置，缓和接触开口的端部处的电流集中。半导体装置具备：阳极区；阴极区；设置于阴极区的上方的埋入区；层间绝缘膜，配置于半导体基板的上表面的上方，并且设置有使阳极区的一部分露出的接触开口；以及在接触开口中与阳极区接触的上表面侧电极，埋入区包含端部埋入区，所述端部埋入区在垂直于半导体基板的上表面的截面中，从接触开口的下方的区域，通过接触开口的端部的下方，连续地设置到层间绝缘膜的下方的区域，在与半导体基板的上表面平行的第1方向上，设置于层间绝缘膜的下方的端部埋入区比设置于接触开口的下方的端部埋入区短。

公开(公告)号：CN110785852A

公开(公告)日：2020-02-11

申请号：CN201880035669.0

申请日：2018-10-24

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  小野沢勇一 ,  高桥美咲 ,  三塚要 ,  尾崎大辅 ,  兼武昭徳

IPC: H01L29/739 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供半导体装置，其具有半导体基板，半导体基板具备二极管区、晶体管区和位于二极管区与晶体管区之间的边界区，边界区包括在半导体基板的正面侧的预先确定的深度位置从与二极管区邻接的端部起向晶体管区侧延伸设置的缺陷区，且边界区的至少一部分不具有在半导体基板的正面露出的第1导电型的发射区，晶体管区在夹在相邻的2个沟槽部之间且具有发射区的台面部中的最靠近边界区的台面部的下方不具有缺陷区。