公开(公告)号：CN107949915B

公开(公告)日：2021-04-27

申请号：CN201780002977.9

申请日：2017-03-13

Applicant: 富士电机株式会社

Inventor： 小川惠理 ,  小野泽勇一 ,  杉村和俊 ,  田中裕之 ,  大井幸多 ,  伊仓巧裕

IPC: H01L29/41 ,  H01L21/28 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 以较高的精度控制金属电极的侧壁位置、且提高金属电极的上方的层的覆盖率。提供一种半导体装置，其具备半导体基板和形成于半导体基板的上表面的上方的金属电极，金属电极的侧壁具有与半导体基板接触的下侧部分和形成于比下侧部分更靠近上方的位置且相对于半导体基板的上表面的倾斜角比下侧部分小的上侧部分。还具备形成于半导体基板的有源区，金属电极可以是在半导体基板的上表面比有源区更靠近外侧而形成的场板。场板的侧壁的上侧部分可以是向上侧凸起的形状。

公开(公告)号：CN105814693B

公开(公告)日：2019-05-03

申请号：CN201580002936.0

申请日：2015-06-17

Applicant: 富士电机株式会社

Inventor： 小川惠理 ,  吉村尚

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/06 ,  H01L29/868

Abstract: 对于pin二极管，除使用了低浓度阳极层和局部寿命控制等的软恢复方案之外，提供一种新的软恢复的方案。提供一种半导体装置，具备：第一导电型的漂移层，设置在第一导电型的半导体基板；第二导电型的表面侧区域，设置在漂移层的表面侧；绝缘膜层，设置在表面侧区域的表面侧，并且厚度比自然氧化膜更薄；以及金属层，设置在绝缘膜层的表面侧。

公开(公告)号：CN106549035A

公开(公告)日：2017-03-29

申请号：CN201610773105.X

申请日：2016-08-30

Applicant: 富士电机株式会社

Inventor： 小川惠理 ,  胁本博树 ,  高桥美咲 ,  小野沢勇一

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/861

CPC classification number: H01L29/0615 ,  H01L29/0619 ,  H01L29/08 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/7397 ,  H01L29/7805 ,  H01L29/7811

Abstract: 本发明的目的在于提高半导体装置中的反向恢复时的耐量。本发明提供一种半导体装置，该半导体装置具备：第一传导型的半导体基板；形成于半导体基板的正面的第二传导型的第一区域；位于半导体基板的正面而与第一区域邻接地形成并且比第一区域浓度高的第二传导型的第二区域；位于半导体基板的正面而与第二区域邻接地形成并且比第二区域浓度高的第二传导型的第三区域；覆盖第二区域的一部分以及第三区域的绝缘膜；以及与未被绝缘膜覆盖的第一区域以及第二区域连接的电极。

公开(公告)号：CN105027295A

公开(公告)日：2015-11-04

申请号：CN201480013055.4

申请日：2014-07-24

Applicant: 富士电机株式会社

Inventor： 小川惠理

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/316 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/28035 ,  H01L29/0619 ,  H01L29/0804 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/4236 ,  H01L29/4916 ,  H01L29/66348

Abstract: 在n型的半导体基板(14)的一个主面的表面层设置形成了n+型发射区(19)的p型基区(17)以及未形成n+型发射区(19)的p型浮置区(16)。p型基区(17)和p型浮置区(16)通过沟槽(15)而分离。通过层间绝缘膜(25)覆盖p型浮置区(16)，并且设置连接到p型基区(17)和n+型发射区(19)的发射电极(24)。在沟槽(15)内部，以夹着被绝缘膜(23)包围的空洞(26)的方式沿着沟槽(15)的两个侧壁的区域设置两个分割而成的多晶硅电极(21，22)，多晶硅电极(21，22)分别连接到不同的电极。由此，确保沟槽(15)内部的多晶硅电极(21，22)之间的绝缘并寻求降低应力的同时，能够抑制栅极电容的增加。

公开(公告)号：CN107949915A

公开(公告)日：2018-04-20

申请号：CN201780002977.9

申请日：2017-03-13

Applicant: 富士电机株式会社

Inventor： 小川惠理 ,  小野泽勇一 ,  杉村和俊 ,  田中裕之 ,  大井幸多 ,  伊仓巧裕

IPC: H01L29/41 ,  H01L21/28 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/404 ,  H01L21/3065 ,  H01L21/31144 ,  H01L21/32136 ,  H01L21/32139 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/401 ,  H01L29/66333 ,  H01L29/7395

Abstract: 以较高的精度控制金属电极的侧壁位置、且提高金属电极的上方的层的覆盖率。提供一种半导体装置，其具备半导体基板和形成于半导体基板的上表面的上方的金属电极，金属电极的侧壁具有与半导体基板接触的下侧部分和形成于比下侧部分更靠近上方的位置且相对于半导体基板的上表面的倾斜角比下侧部分小的上侧部分。还具备形成于半导体基板的有源区，金属电极可以是在半导体基板的上表面比有源区更靠近外侧而形成的场板。场板的侧壁的上侧部分可以是向上侧凸起的形状。

公开(公告)号：CN105814693A

公开(公告)日：2016-07-27

申请号：CN201580002936.0

申请日：2015-06-17

Applicant: 富士电机株式会社

Inventor： 小川惠理 ,  吉村尚

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/06 ,  H01L29/868

CPC classification number: H01L29/7391 ,  H01L21/02225 ,  H01L21/02255 ,  H01L21/02282 ,  H01L21/2636 ,  H01L21/28158 ,  H01L29/0619 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/404 ,  H01L29/517 ,  H01L29/66128 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/8611 ,  H01L29/868

Abstract: 对于pin二极管，除使用了低浓度阳极层和局部寿命控制等的软恢复方案之外，提供一种新的软恢复的方案。提供一种半导体装置，具备：第一导电型的漂移层，设置在第一导电型的半导体基板；第二导电型的表面侧区域，设置在漂移层的表面侧；绝缘膜层，设置在表面侧区域的表面侧，并且厚度比自然氧化膜更薄；以及金属层，设置在绝缘膜层的表面侧。

公开(公告)号：CN106549035B

公开(公告)日：2021-04-27

申请号：CN201610773105.X

申请日：2016-08-30

Applicant: 富士电机株式会社

Inventor： 小川惠理 ,  胁本博树 ,  高桥美咲 ,  小野沢勇一

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/861

Abstract: 本发明的目的在于提高半导体装置中的反向恢复时的耐量。本发明提供一种半导体装置，该半导体装置具备：第一传导型的半导体基板；形成于半导体基板的正面的第二传导型的第一区域；位于半导体基板的正面而与第一区域邻接地形成并且比第一区域浓度高的第二传导型的第二区域；位于半导体基板的正面而与第二区域邻接地形成并且比第二区域浓度高的第二传导型的第三区域；覆盖第二区域的一部分以及第三区域的绝缘膜；以及与未被绝缘膜覆盖的第一区域以及第二区域连接的电极。

公开(公告)号：CN107534059B

公开(公告)日：2020-07-14

申请号：CN201680025325.2

申请日：2016-09-20

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  小野泽勇一 ,  田村隆博 ,  小川惠理

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/868

Abstract: 即使阴极区域缺损，也不使中间区域与阴极电极接触。提供一种半导体装置，其具备半导体基板，半导体基板具有注入有第1导电型的第1杂质的场截止区域、形成在场截止区域的背面侧且注入有第2导电型的第2杂质的中间区域、和形成在中间区域的背面侧的第1导电型的阴极区域，在半导体基板的背面，第1杂质的浓度高于第2杂质的浓度。

公开(公告)号：CN105027295B

公开(公告)日：2018-02-06

申请号：CN201480013055.4

申请日：2014-07-24

Applicant: 富士电机株式会社

Inventor： 小川惠理

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/316 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/28035 ,  H01L29/0619 ,  H01L29/0804 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/4236 ,  H01L29/4916 ,  H01L29/66348

Abstract: 在n型的半导体基板(14)的一个主面的表面层设置形成了n+型发射区(19)的p型基区(17)以及未形成n+型发射区(19)的p型浮置区(16)。p型基区(17)和p型浮置区(16)通过沟槽(15)而分离。通过层间绝缘膜(25)覆盖p型浮置区(16)，并且设置连接到p型基区(17)和n+型发射区(19)的发射电极(24)。在沟槽(15)内部，以夹着被绝缘膜(23)包围的空洞(26)的方式沿着沟槽(15)的两个侧壁的区域设置两个分割而成的多晶硅电极(21，22)，多晶硅电极(21，22)分别连接到不同的电极。由此，确保沟槽(15)内部的多晶硅电极(21，22)之间的绝缘并寻求降低应力的同时，能够抑制栅极电容的增加。

公开(公告)号：CN107534059A

公开(公告)日：2018-01-02

申请号：CN201680025325.2

申请日：2016-09-20

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  小野泽勇一 ,  田村隆博 ,  小川惠理

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/868

Abstract: 即使阴极区域缺损，也不使中间区域与阴极电极接触。提供一种半导体装置，其具备半导体基板，半导体基板具有注入有第1导电型的第1杂质的场截止区域、形成在场截止区域的背面侧且注入有第2导电型的第2杂质的中间区域、和形成在中间区域的背面侧的第1导电型的阴极区域，在半导体基板的背面，第1杂质的浓度高于第2杂质的浓度。