-
公开(公告)号：CN119449022B
公开(公告)日：2025-04-08
申请号：CN202510043732.7
申请日：2025-01-10
Applicant: 安徽大学
Abstract: 本申请涉及一种低抖动的电荷泵锁相环电路。所述电路通过在鉴频鉴相器模块后接数字积分路径和模拟比例路径，数字积分路径和模拟比例路径均与组合压控振荡器模块连接；组合压控振荡器模块连接到分频器上输出反馈时钟信号再次输入鉴频鉴相器；组合压控振荡器模块包括两个压控振荡器，其中一个压控振荡器工作在频率随电压增长速率超过线性比例区域，另一个压控振荡器工作在频率随电压增长速率低于线性比例区域；再对两个压控振荡器输出频率经过处理，相互抑制非线性特性，得到线性的电压‑频率特性。线性的输出可以抑制输出抖动问题，从而进一步降低锁相环的输出抖动问题。
-
公开(公告)号：CN115394334A
公开(公告)日：2022-11-25
申请号：CN202211023666.X
申请日：2022-08-24
Applicant: 安徽大学
IPC: G11C11/41 , G11C11/413 , G11C11/414 , G11C11/416
Abstract: 本发明公开了一种18T抗辐照SRAM存储单元电路，其由10个一类MOS管、8个二类MOS管和4个节点组成，10个一类MOS管依次记为P1～P10，8个二类MOS管依次记为N1～N8，4个节点依次为第一存储节点、第二存储节点、第一冗余节点、第二冗余节点。本发明的18T抗辐照SRAM存储单元电路，一类MOS管P5的栅极与一类MOS管P6的漏极电连接，一类MOS管P5的漏极与一类MOS管P6的栅极电连接，形成交叉耦合结构实现完全抵抗单个节点处发生数据翻转；同时，由于第一存储节点与第二存储节点采用双上拉管与双下拉管结构且下拉管分别由不同反馈进行控制，使得双节点同时发生数据翻转时仍能恢复到初始状态。
-
公开(公告)号：CN115374491A
公开(公告)日：2022-11-22
申请号：CN202211010294.7
申请日：2022-08-23
Applicant: 安徽大学
IPC: G06F21/78 , G11C11/413 , G11C11/416
Abstract: 本申请公开一种抗侧信号攻击存储单元，该抗侧信号攻击存储单元包括写操作电路，具有一对互补存储节点；行为模仿电路，与所述写操作电路结构一致，所述行为模仿电路具有一对互补伪存储节点；读操作电路，与所述写操作电路连接；其中，所述行为模仿电路用于在所述写操作电路写入数据后，模仿所述写操作电路的互补状态，以保证所述抗侧信号攻击存储单元在存储不同数据时功耗的一致性。本申请设置与写操作电路结构一致的行为模仿电路，在写操作电路写入数据后，利用行为模仿电路模仿写操作电路的互补状态，以保证所述抗侧信号攻击存储单元在存储不同数据时功耗的一致性，提高了存储单元抗功耗攻击的能力。
-
公开(公告)号：CN113541749B
公开(公告)日：2022-06-24
申请号：CN202110816265.9
申请日：2021-07-19
Applicant: 安徽大学
IPC: H04B7/0413 , H04B7/06 , G06N3/12 , G06N10/00
Abstract: 本发明提供了一种发射信号的估计方法、系统、设备及存储介质，用于MIMO系统，估计方法包括：接收外界的接收信号；建立量子种群；从量子染色体的初始概率幅中提取最优概率幅；更新初始概率幅：根据初始概率幅得到变异概率幅、混合概率幅和旋转概率幅；根据混合概率幅和旋转概率幅更新初始概率幅，并提取最新的最优概率幅，迭代次数加一；判断迭代次数是否达到迭代阈值：若是，则根据最新的最优概率幅得到发射信号的估计信号；若否，则继续进行初始概率幅的更新。本发明采用最大似然检测函数算法来更新量子染色体的概率幅，使其趋近于发射信号并收敛；解决了信号估计复杂度高的问题，在保证性能的同时，减少了搜索次数，降低了信号估计复杂度。
-
公开(公告)号：CN113541749A
公开(公告)日：2021-10-22
申请号：CN202110816265.9
申请日：2021-07-19
Applicant: 安徽大学
IPC: H04B7/0413 , H04B7/06 , G06N3/12 , G06N10/00
Abstract: 本发明提供了一种发射信号的估计方法、系统、设备及存储介质，用于MIMO系统，估计方法包括：接收外界的接收信号；建立量子种群；从量子染色体的初始概率幅中提取最优概率幅；更新初始概率幅：根据初始概率幅得到变异概率幅、混合概率幅和旋转概率幅；根据混合概率幅和旋转概率幅更新初始概率幅，并提取最新的最优概率幅，迭代次数加一；判断迭代次数是否达到迭代阈值：若是，则根据最新的最优概率幅得到发射信号的估计信号；若否，则继续进行初始概率幅的更新。本发明采用最大似然检测函数算法来更新量子染色体的概率幅，使其趋近于发射信号并收敛；解决了信号估计复杂度高的问题，在保证性能的同时，减少了搜索次数，降低了信号估计复杂度。
-
Patent Agency Ranking
公开(公告)号：CN103400597B
公开(公告)日：2016-04-20
申请号：CN201310316948.3
申请日：2013-07-25
Applicant: 安徽大学
IPC: G11C15/00
Abstract: 本发明公开了一种超低功耗混合型内容可寻址存储器，其字结构控制电路（102′）的电路结构包括：第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第二NMOS晶体管（N2）依次串联于正电压输入端和负电压输入端之间；与非型块（101）中的第一匹配线（ML1）通过反相器（F）与第二NMOS晶体管（N2）电连接；或非型块（103）中的第二匹配线（ML2）分别与第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第三NMOS晶体管（N3）电连接；字结构匹配线（ML）由第四PMOS晶体管（P4）和第四NMOS晶体管（N4）之间引出。本发明不仅能够避免在预充阶段产生直流功耗、改善预充能力，而且能够大幅削减甚至消除字结构匹配线ML上的电平抖动，从而保证了字结构匹配线ML上输出结果的准确性。
-
公开(公告)号：CN102638247B
公开(公告)日：2014-11-26
申请号：CN201210069285.5
申请日：2012-03-16
Applicant: 安徽大学
Abstract: 本发明是有关于无晶振CMOS时钟产生方法及时钟产生电路，其中的方法包括：利用数控振荡器产生高频正弦振荡信号；将高频正弦振荡信号转换为单端模式输出的方波信号；根据预定分频比对所述方波信号进行降频处理，得到预定频率的时钟信号；调整时钟信号的占空比，使时钟信号的占空比满足预定时钟占空比要求并输出；其中数控振荡器中的可变电容阵列受控于频率锁定控制信息，频率锁定控制信息的设置方式包括：根据外部晶振的输出信号和降频处理后的时钟信号的频率差产生频率锁定控制信息。本发明能够使时钟产生电路的体积更小功耗更低，且可以利用低成本的CMOS技术在芯片内实现，从而提高了系统的集成度以及稳定性，降低了系统实现成本和功耗。
-
公开(公告)号：CN102592661B
公开(公告)日：2014-08-27
申请号：CN201210052508.7
申请日：2012-03-02
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 一种SRAM位线漏电流补偿电路，作为SRAM电路的辅助电路，包括两个完全相同的补偿电路共同实现对SRAM主电路的辅助补偿。每个补偿电路设有两个输入∕输出端，一个控制信号CON，用于控制位线漏电流补偿电路的工作模式，每个电流补偿电路包括5个PMOS管和6个NMOS管，补偿电路在正常工作状态下通过检测主电路中两根位线上的电位变化率的变化情况，自动让主电路中放电较慢的一端位线信号放电更慢，让主电路中放电较快的一端位线信号放电更快，从而消除SRAM位线上较大漏电流对主电路的影响，为后续电路信号的正确识别提供帮助。
-
公开(公告)号：CN102592650B
公开(公告)日：2014-03-19
申请号：CN201210035924.6
申请日：2012-02-17
Applicant: 安徽大学
Abstract: 一种高速低功耗自关断位线灵敏放大器，包括预充电模块、平衡电路模块、使能电路模块、交叉耦合反相器模块、输入电路模块、自关断位线模块,本发明采用输入输出分离结构，与传统的共用输入输出结构灵敏放大器相比，避免了在检测信号期间，输出端电容对位线进行放电，大大降低了位线间形成额定电压差的时间，减小了灵敏放大器的延时，提高了灵敏放大器的反应速度；另外，预充电操作采用将灵敏放大器的两输出端通过预充管放电到“0”，与传统灵敏放大器预充电操作是将输出端预充到VDD相比，节约了预充电功耗，从而降低了灵敏放大器的总功耗。
-
公开(公告)号：CN102592660A
公开(公告)日：2012-07-18
申请号：CN201210036104.9
申请日：2012-02-17
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 一种单端操作的亚阈值存储单元电路，设有两个PMOS管P1、P2及七个NMOS管N1～N7，P1及P2的体端均分别与各自的源级连接后与电源电压Vdd连接,七个NMOS管N1～N7的体端以及N1、N2、N7的源极均接地，N3的栅极与行写控制信号RWR连接，N4的栅极与列写控制信号CWR连接，N2与P2组成一个反相器，其输出端连接到N2和P2的栅极，其输入端连接到P1的漏极，N5的栅极与读字线RWL连接，N5的漏极与读位线RBL连接，N6的源级与写位线WBL连接，N6的栅极与写字线WWL连接。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.062 seconds)
