-
公开(公告)号:CN101777580B
公开(公告)日:2012-09-05
申请号:CN200910247547.0
申请日:2009-12-30
Applicant: 复旦大学
IPC: H01L29/78 , H01L29/10 , H01L29/49 , H01L21/336 , H01L27/088
Abstract: 本发明属于半导体器件技术领域,具体为一种隧穿场效应晶体管及其制备方法。该晶体管包括一个源极、一个漏极、一个栅极、以及一个衬底。所述半导体器件的沟道向衬底内凹陷,使其漏电流降低的同时驱动电流上升。本发明还公开了上述半导体器件的制造方法。本发明制造的半导体器件具有低漏电流、高驱动电流、集成度高等优点,采用本发明的集成电路的静态功耗可以得到降低,集成度也可以得到提高。
-
公开(公告)号:CN101930927A
公开(公告)日:2010-12-29
申请号:CN201010260824.4
申请日:2010-08-24
Applicant: 复旦大学
IPC: H01L21/336 , H01L21/318
Abstract: 本发明属于半导体芯片技术领域,具体为一种自对准的U型沟槽制造方法。包括:以氧化硅为掩膜刻蚀半导体衬底;形成氮化硅侧墙;在暴露的半导体衬底上生长氧化硅;剥除氮化硅侧墙;以氧化硅为掩膜刻蚀暴露出的半导体衬底形成器件的U型沟槽。本发明采用自对准的技术来制造U型沟槽,可以降低图形的对准失配,提高产品的制造良率,特别适用于隧穿晶体管的制造。
-
公开(公告)号:CN101901837A
公开(公告)日:2010-12-01
申请号:CN201010209299.3
申请日:2010-06-24
Applicant: 复旦大学
CPC classification number: H01L29/7391 , H01L29/66356
Abstract: 本发明属于半导体器件技术领域,具体为一种栅控PN场效应晶体管及其控制方法。本发明公开的栅控PN场效应晶体管,包括一个半导体衬底区、位于所述衬底区左右两侧的漏区和源区、位于所述衬底区上下两侧的栅区。所述的栅控PN场效应晶体管工作在源漏pn结的正偏状态下,而且是从衬底区中央开始导通。本发明所提出的栅控PN场效应晶体管在减小漏电流的同时也增大了驱动电流,也就是在降低芯片功耗的同时提高了芯片的性能。本发明还公开了一种上述栅控PN场效应晶体管的控制方法,包括截止、导通操作。
-
公开(公告)号:CN101866858A
公开(公告)日:2010-10-20
申请号:CN201010186373.4
申请日:2010-05-27
Applicant: 复旦大学
IPC: H01L21/336 , H01L21/265 , H01L21/22
Abstract: 本发明公开了一种凹陷沟道型PNPN场效应晶体管的制造方法。凹陷型的沟道结构使得晶体管在减小漏电流的同时增大了驱动电流,也就是在降低芯片功耗的同时提高了芯片的性能。采用本发明的凹陷沟道型PNPN场效应晶体管的制造方法,工艺过程简单,效率高,降低了生产成本。
-
公开(公告)号:CN101777557A
公开(公告)日:2010-07-14
申请号:CN200910247549.X
申请日:2009-12-30
Applicant: 复旦大学
IPC: H01L27/092 , H01L29/78 , H01L29/10 , H01L21/8238 , H01L21/336
Abstract: 本发明属于半导体器件技术领域,具体公开了一种半导体电路结构及其制备方法。该半导体电路包括一个凹陷沟道的p型MOS管和一个n型隧穿晶体管(TFET)。所述的p型MOS管和n型隧穿晶体管的沟道向衬底内凹陷,使其漏电流降低。本发明还公开了上述半导体电路结构的制造方法。本发明公开的半导体电路结构具有低漏电流、高集成度等优点。采用本发明的集成电路的静态功耗可以得到降低,集成度也可以得到提高。
-
-
-
-