公开(公告)号：CN108647773B

公开(公告)日：2021-07-23

申请号：CN201810358443.6

申请日：2018-04-20

Applicant: 复旦大学

Inventor： 曹伟 ,  王伶俐 ,  谢亮 ,  罗成 ,  范锡添 ,  周学功

IPC: G06N3/04

Abstract: 本发明属于图像处理算法的硬件设计技术领域，具体为一种可重构卷积神经网络的硬件互连架构。本发明的互连架构包括：数据和参数片外缓存模块，用于缓存输入的待处理图片中的像素数据和缓存进行卷积神经网络计算时输入的参数；基础计算单元阵列模块，用于实现卷积神经网络的核心计算；算术逻辑单元计算模块，用于处理所述基础计算单元阵列的计算结果，实现对下采样层、激活函数以及部分和累加。其中，基础计算单元阵列模块按照二维阵列的方式互连，在行方向上，共享输入数据，通过使用不同的参数数据实现并行计算；在列方向上，计算结果逐行传递，作为下一行的输入参与运算。本发明通过结构互连提升数据复用能力的同时，能够降低带宽的需求。

公开(公告)号：CN102184093A

公开(公告)日：2011-09-14

申请号：CN201110158862.3

申请日：2011-06-14

Applicant: 复旦大学

Inventor： 周学功 ,  王伶俐 ,  曹伟 ,  叶晓敏

IPC: G06F9/38 ,  G06F9/50 ,  G06F15/16

CPC classification number: Y02D10/22 ,  Y02D10/36

Abstract: 本发明属于FPGA和并行计算阵技术领域，具体为一种多CELL处理器构建的并行计算阵列架构。本发明利用CELL中现有的宽带引擎接口，将多个CELL处理器连接起来形成阵列，通过软件配置实现该阵列内部内存耦合以及与外部的非耦合的I/O传输及负载的平衡。在软件配置方面，首先利用CELL处理器的内存耦合CELL宽带引擎接口BIF协议，让阵列中每个CELL处理器通过IOIF0连接到阵列中其余的CELL处理器；其次通过优化调度算法，将运算负载在阵列中的CELL处理器之间进行调度，实现负载平衡。本发明在多个CELL处理器之间实现并优化线程调度，提高各个CELL处理器的利用率，平衡负载，并尽量减小功耗。

公开(公告)号：CN101995546A

公开(公告)日：2011-03-30

申请号：CN201010545055.2

申请日：2010-11-16

Applicant: 复旦大学

Inventor： 王伶俐 ,  王颖 ,  周学功 ,  童家榕 ,  包杰

IPC: G01R31/317 ,  G01R31/3183

Abstract: 本发明属于电子技术领域，具体为一种基于边界扫描的可编程逻辑器件自动测试系统与方法。所述测试方法包括芯片配置文件的生成、下载配置FPGA芯片、测试向量的生成和加载，以及测试结果比较等，并构建了相应的测试系统，全部实现自动化。本发明由软件自动生成用户待测项目的测试向量，结合JTAG自动下载测试软件实现对用户电路的硬件功能在线测试。使用脚本化测试环境，使得一系列繁琐的人工测试操作转化为全自动的软件流程，大大提升测试的速度和准确性。